JPH0384591A - 表示制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、表示制御装置に関し、さらに詳しくは、ベ
ース画面に重ねてウィンドウ画面を表示するための表示
制御装置に関する。

［従来の技術］ 従来の表示制御装置の一例を第３図に示す。

この表示制御装置５１は、マイクロプロセッサユニット
５２で作成した画像データをフレームメモリ３に記憶さ
せ、これを画面の１ラインづつ読み出して、ビデオ出力
とするものである。

ここで、マルチプレクサ４は、マイクロプロセッサユニ
ット５２がフレームメモリ３に対して読み書きするため
のアドレスＲＷＡと　ＣＲＴコントローラ５が発生する
１ラインごとの読み出しのアドレスＤＡＩとを切り換え
てフレームメモリ３に人力するものである。

ＣＲＴコントローラ５は、所定のタイミングで画面情報
を１ラインづつ順に読み出す制御を行うもので、上記の
ように読み出しのアドレスＤＡＩを出力すると共に、表
示期間を制御する表示制御信号ＤＩＳＰＩを出力する。

メモリコントローラ６は、マイクロプロセッサユニット
５２からのメモリコントローラ制御信号ＭＣＳと、ＣＲ
Ｔコントローラ５からの表示制御信号ＤＩＳＰＩとに基
づいて、マルチプレクサ４ヘアドレスセレクト信号ＡＳ
Ｉを出力すると共に、フレームメモリ３にメモリ状態制
御信号ＭＳＣ８１を出力する。なお、このメモリ状態制
御信号ＭＳＣＳ　１とは、ＲＡＳ、てＡＳ、百Ｔ、ＷＥ
°等の信号群を総称するものである。また、メモリコン
トローラ６は、マイクロプロセッサユニット５２がフレ
ームメモリ３にアクセスするのを禁止する待ち信号ＷＡ
ＩＴを出力する。

７はパラレルシリアル変換器である。これは、第４図に
示すように、フレームメモリ３がマルチポートＤＲＡＭ
で構成されており、フレームメモリ３からの出力が複数
ビットのシリアル信号であるため、これを１ビツトのシ
リアル信号に変換するためのものである。

第５図は上記表示制御装置５１の各部の信号または状態
を示すタイムチャートである。

ＣＲＴコントローラ５に入力されるＣＲＴＣ動作クロッ
クに同期して所定の周期で水平同期パルスが生成される
。この水平同期パルスの間の所定期間に表示制御信号Ｄ
ＩＳＰＩが出力される。表示制御信号ＤＩＳＰＩの立ち
上がり時に１ラインの読み出しアドレスＤＡＩが出力さ
れ、これによりフレームメモリ３では、ＲＡＭ部３ａか
らＳＡＭ部３ｂに１ライン分の画面情報が転送され、そ
れがパラレルシリアル変換器７に送られて完全なシリア
ル信号に変換され、ビデオ出力となる。なお、フレーム
メモリ３のＲＡＭ部３ａは、上記転送の後、リフレッシ
ュ期間にされる。そして、転送の少し前からリフレッシ
ュ期間の終了まではマイクロプロセッサユニット５２に
フレームメモリ３をアクセスさせないように、待ち信号
ＷＡ　Ｉ　Ｔ１が出力される。

さて、上記表示制御装置５１で、第６図（ａ）に示すよ
うにベース画面Ｂの一部にウィンドウ画面Ｗを表示させ
たいときは、第６図（ｂ）に示すようにもともと別個に
あるベース画面情報すとウィンドウ画面情報Ｗとを、第
６図（Ｃ）に示すように一体化する必要がある。これは
、第６図に２点鎖線で示すように、フレームメモリ３か
らは１ライン単位で読み出すようになっているからであ
る。

［発明が解決しようとする課題］ 上記のように、従来の表示制御装置５１では、ベース画
面Ｂ中にウィンドウ画面Ｗを表示しようとすると、マイ
クロプロセッサユニット５２が、フレームメモリ３の内
容を再構成する必要がある（第６図（ｂ）から第６図（
ｃ）へ）。

しかし、これではマイクロプロセッサユニット５２の負
担が大きくなる問題点がある。

従って、この発明の目的は、マイクロプロセッサユニッ
トに負担をかけずにウィンドウ画面を表示することが出
来る表示制御装置を提供することにある。

［課題を解決するための手段］ この発明の表示制御装置は、ベース画面に重ねてウィン
ドウ画面を表示するための表示制御装置であって、ベー
ス画面情報を格納する第１のフレームメモリと、ウィン
ドウ画面情報を格納する第２のフレームメモリと、前記
第１のフレームメモリからベース画面情報を１ラインづ
つ読み出す第１の読み出し手段と、そのベース画面の１
ラインに重なるウィンドウ画面部分があるときは前記第
２のフレームメモリからウィンドウ画面情報を読み出す
第２の読み出し手段と、その読み出されたウィンドウ画
面情報で前記読み出されたベース画面情報の対応部分を
置換して１ラインの画面情報とする画面情報合成出力手
段とを具備したことを構成上の特徴とするものである。

［作用］ この発明の表示制御装置では、ベース画面情報とウィン
ドウ画面情報とをそれぞれ第１のフレームメモリと第２
のフレームメモリとに別個に格納する。そして、ベース
画面情報を１ラインづつ第１の読み出し手段で読み出す
とともに、そのラインにおいて重なるウィンドウ画面部
分があればそのウィンドウ画面情報を第２の読み出し手
段で読み出す。画面情報合成出力手段は、前記読み出し
たベース画面情報とウィンドウ画面情報とを合成して１
ラインの画面情報とする。

従って、得られる画面は、ベース画面の上にウィンドウ
画面を重ねた画面となる。

［実施例コ 以下、図に示す実施例に基づいてこの発明を更に詳細に
説明する。なお、これによりこの発明が限定されるもの
ではない。

第１図はこの発明の一実施例の表示制御装置１を示すブ
ロック図である。

この表示制御信号工において、マイクロプロセッサユニ
ット２は、ベース画面情報を生威し、第１のフレームメ
モリ３に格納する。また、ウィンドウ画面情報を生成し
、第２のフレームメモリ１３に格納する。

マイクロプロセッサユニット２がフレームメモリ３，１
３にアクセスする場合のアドレスＲＷＡは、マルチプレ
クサ４，１４を介してフレームメモリ３．１３に与えら
れる。

次に、マイクロプロセッサユニット２は、ベース画面情
報を読み出すための諸データＤＳＰＤを第１のＣＲＴコ
ントローラ５に設定すると共に、ウィンドウ画面情報を
読み出すための諸データＤＳＰＤを第２のＣＲＴコント
ローラ１５に設定する。

第１のＣＲＴコントローラ５と第２のＣＲＴコントロー
ラ１５とは、同期回路２１を介して接続されており、作
動のタイミングは同期するようになっている。

ＣＲＴコントローラ５．１５は、第２図に示すＣＲＴＣ
動作クロック２に同期して動作し、第工のＣＲＴコント
ローラ５は、水平同期パルスの間の所定期間に表示制御
信号ＤＩＳＰＩを出力する。

また、表示制御信号ＤＩＳＰＩの立ち上がり時の所定期
間に、ベース画面情報を１ライン分読み出すためのアド
レスＤＡＩを出力する。このとき、第１のメモリコント
ローラ６は、マルチプレクサ４を切り換えて、前記ベー
ス画面情報の１ラインを読み出すアドレスＤＡＩをフレ
ームメモリ３に与える。また、フレームメモリ３を制御
するためのメモリ状態制御信号ＭＳＣ３Ｉを出力する。

これにより、第１のフレームメモリ３では、ＲＡＭ部３
ａからＳＡＭ部３ｂへ転送が行われ、続いてシリアルポ
ー）−３Ｐから第１のパラレルシリアル変換器７へ出力
される。

そこで、第１のパラレルシリアル変換器７からベース画
面のニライン分のビデオ信号ＶＩＤＥＯ１が画面合成回
路２０へと出力される。

第１のメモリコントローラ６は、上記転送のあと、メモ
リ状態制御信号ＭＳＣＳＩを変更して、第１のフレーム
メモリ３のＲＡＭ部３ａでリフレッシュを行わせる。こ
のとき、第２のメモリコントローラ１６にリフレッシュ
制御信号ＲＦＳを出力する。さらに、転送の少し前から
リフレッシュの終りまで待ち信号ＷＡＩＴＩを出力し、
マイクロプロセッサユニット２がフレームメモリ３，１
３にアクセスするのを禁止する。

一方、第２のＣＲＴコントローラエ５は、マイクロプロ
セッサユニット２により設定されたデータＤＰＳＤに基
づくタイミング（第１のフレームメモリ３から読み出さ
れているベース画面のラインに重なるウィンドウ画面部
分があるときに、その重なる位置に対応したタイミング
）で表示制御信号ＤＩＳＰ２を出力する。また、この表
示制御信号ＤＩＳＰ２の立ち上がりの所定期間に、ウィ
ンドウ画面情報を読み出すためのアドレスＤＡ２を出力
する。

第２のメモリコントローラ１６は、前記第１のメモリコ
ントローラ６から送られてきたリフレッシュ制御信号Ｒ
ＦＳに基づいてメモリ状態制御信号ＭＳＣ８２を変化さ
せ、第２のフレームメモリ１３のＲＡＭ部１３ａをリフ
レッシュする。また、第２のマルチプレクサ１４を切り
換えて、ウィンドウ画面情報を読み出すためのアドレス
ＤＡ２を第２のフレームメモリ１３に与える。さらに、
メモリ状態制御信号ＭＳＣＳ２を変化させて、ウィンド
ウ画面情報をＲＡＭ部１３ａがらＳＡＭ部１３ｂに転送
させる。

第２のフレームメモリ１３では、上記転送のあと、１ラ
イン分のウィンドウ画面情報がシリアルボートＳＰから
第２のパラレルシリアル変換器１７に送られる。

第２のパラレルシリアル変換器１７は、ウィンドウ画面
の１ライン分のビデオ信号ＶＩＤＥＯ２を前記画面合成
回路２２へ出力する。

第２のメモリコントローラ１６は、転送の少し前から転
送が終了するまで待ち信号ＷＡＩＴ２を出力し、ＭＰＵ
２がフレームメモリ３，１３にアクセスするのを禁止す
る。

ＯＲ回路２２は、第１のメモリコントローラ６からの待
ち信号ＷＡＩＴＩと第２のメモリコントローラ１６から
の待ち信号ＷＡＩＴ２のＯＲを取り、マイクロプロセッ
サユニット２へ出力する。

なお、上記リフレッシュ制御信号ＲＦＳによって、第１
のフレームメモリ３と第２のフレームメモリ１３のリフ
レッシュ期間を一致させているから、マイクロプロセッ
サユニット２の待ち時間（フレームメモリ３．１３にア
クセスできない時間）は、リフレッシュを別々に行う場
合よりも短くなる。

画面合成回路２０は、第２のＣＲＴコントローラ１５か
らの表示制御信号ＤＩＳＰ２をＣＲＴＣ動作クロックの
１サイクル分ずらせた期間はウィンドウ画面のビデオ信
号ＶＩＤＥＯ２を選択し、第１のＣＲＴコントローラ５
からの表示制御信号ＤＩＳＰ１をＣＲＴＣ動作クロック
の１サイクル分ずらせた期間であって前記ウィンドウ画
面のビデオ信号ＶＩ　ＤＥＯ２を選択する期間を除いた
期間はベース画面のビデオ信号ＶＩＤＥＯＩを選択し、
両者を一つのビデオ信号として合成出力する。

かくして、ＣＲ７画面では、ベース画面にウィンドウ画
面が重なって表示されるようになる。

ウィンドウ画面をスクロールするときは、マイクロプロ
セッサユニット２が第２のＣＲＴコントローラ１５に設
定するデータＤＳＰＤを変更するだけでよいから、容易
に且つ滑らかにスクロールさせられる。

以上の説明から理解されるように、この表示制御装置１
によれば、マイクロプロセッサユニット２の負担が軽減
されると共に、例えばウィンドウ画面のスクロール等も
容易に且つ高速に行えるようになる。

［発明の効果］ この発明の表示制御装置によれば、ベース画面とウィン
ドウ画面とを別個にフレームメモリに格納したままで、
ベース画面の任意の位置にウィンドウ画面を重ねて表示
できるようになる。さらに、例えばウィンドウ画面のス
クロールも容易に且つ高速に行えるようになる。

【図面の簡単な説明】

第１図はこの発明の一実施例の表示制御装置のブロック
図、第２図は第１図に示す実施例装置の各部の信号また
は状態のタイムチャート、第３図は従来の表示制御装置
の一例のブロック図、第４図はマルチポートＤＲＡＭの
構成概念図、第５図は第３図に示す従来装置の各部の信
号または状態のタイムチャート、第６図は第８図に示す
従来装置でベース画面上にウィンドウ画面を重ねる作動
を説明するための概念図である。 （符号の説明） １・・・表示制御装置 ２・・・マイクロプロセッサユニツ ３・・・第１のフレームメモリ ５・・・第１のＣＲＴコントローラ ６・・・第１のメモリコントローラ １３・・・第２のフレームメモリ １５・・・第２のＣＲＴコントローラ １６・・・第２のメモリコントローラ ２０・・・画面合成回路。 ト

Claims (1)

【特許請求の範囲】
1. １、ベース画面に重ねてウィンドウ画面を表示するため
   の表示制御装置であって、ベース画面情報を格納する第
   １のフレームメモリと、ウィンドウ画面情報を格納する
   第２のフレームメモリと、前記第１のフレームメモリか
   らベース画面情報を１ラインづつ読み出す第１の読み出
   し手段と、そのベース画面の１ラインに重なるウィンド
   ウ画面部分があるときは前記第２のフレームメモリから
   ウィンドウ画面情報を読み出す第２の読み出し手段と、
   その読み出されたウィンドウ画面情報で前記読み出され
   たベース画面情報の対応部分を置換して１ラインの画面
   情報とする画面情報合成出力手段とを具備したことを特
   徴とする表示制御装置。