JPH0382242A - ポーリングスキャン伝送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、親局と複数の子局とを伝送路で接続したポー
リングスキャン伝送装置に係わり、特に、各子局にお°
けるＣＰＵ　（中央処理装置）の処理負担を軽減したポ
ーリングスキャン転送装置に関する。

（従来の技術） １対ｎ方式のポーリングスキャン伝送装置においては、
第７図に示すように、１台の親局１に伝送路２を介して
ｎ台の子局３が接続されている。

そして、親局１および各子局３にはそれぞれ自局を特定
するための局アドレスＡＤＭ、ＡＤＳが割付けられてい
る。通常各子局３の局アドレスＡＤＳは図示するように
［００］〜［ｎ］まで順番に割付けられている。

各子局３の内部記憶部４には、第８図に示すように、自
己も含めた各子局３に対応するｎ個のメモリ領域５が形
成されている。各メモリ領域５には最終的に各子局３か
ら送信されたデータＤ　Ａ　Ｔ　Ａ　ｏ　ｒ　〜Ｄ　Ａ
　Ｔ　Ａ　ｎが格納される。

そして、ポーリングスキャン伝送とは、ポーリングによ
って親局１から指定された子局３から送出されたデータ
が各子局３の内部記憶部４の該当子局３に対応するメモ
リ領域５に格納されることを示し、親局１から全ての子
局３に対するポーリングが終了した時点で各子局３の内
部記憶部４の各メモリ領域５のデータＤＡＴＡは第８図
に示すように、全ての子局３に亘って等しくなる。

具体的なポーリングスキャン伝送手順としては、最初に
親局１は、１番目の子局３の局アドレスＡＤＳを送信先
局アドレスＤＡとし、自己局（親局）の局アドレスＡＤ
Ｍを送信元局アドレスＳＡとしてポーリング電文に組込
んで伝送路２へ出力する。各子局３は伝送路２へ送出さ
れたポーリング電文を受信する。そして、ポーリング電
文に含まれる送信先局アドレスＤＡと自局アドレスＡＤ
Ｓとを比較参照して、一致すれば、自局宛てのポーリン
グ電文であると判断する。そして、内部記憶部４の自己
のメモリ領域５に記憶されているデータＤＡＴＡを読出
す。そして、親局１の局アドレスＡＤＭを送信先局アド
レスＤＡとし、自局アドレスＡＤＳを送信元局アドレス
ＳＡとして読出したデータＤＡＴＡとともに応答電文に
組込んで伝送路２べ出力する。

伝送路２へ出力された応答電文は親局１の他に他の子局
３にて受信される。他の子局３から出力された応答電文
を受信した子局３は、その応答電文に含まれるデータＤ
ＡＴＡを同じく送信元局アドレスＳＡが示す子局３に対
応する内部記憶部４のメモリ領域５へ格納する。すなわ
ち、一つの子局３から出力されたデータＤＡＴＡは他の
全ての子局３の内部記憶部４における送出した子局３に
対応する各メモリ領域５へ同時に書込まれる。

親局１は１番目の子局３に対するポーリング電文の送出
処理が終了すると、２番目の子局３に対するポーリング
電文の送出処理を開始する。このように１番目からｎ番
目までの各子局３に対するポーリング電文の退出処理が
終了すると、各子局３の内部記憶部４の各メモリ領域５
のデータＤＡＴＡは、前述したようにうに、全ての子局
３に亘って等しくなる。

このように、ポーリングスキャン伝送装置においては、
一つの子局３のデータＤＡＴＡを他の子局３また親局１
に１回の伝送処理で送出されるので、子局３相互間のデ
ータ伝送の能率を向上できる。したがって、各子局３に
おいて他の子局３のデータＤＡＴＡを参照して所定のデ
ータ処理業務を実行する情報処理システムにおいてこの
ポーリングスキャン伝送装置は有用である。

しかしながら、上記のようなポーリングスキャン伝送装
置においてもまだ次のような問題があった。

すなわち、各子局３においては、伝送路２から受信した
電文がポーリング電文であるか応答電文であるかを判断
する必要がある。また、ポーリング電文の場合は自局宛
てのポーリング電文であるか否かを判断する必要がある
。このような判断手法としては、受信した電文を例えば
受信バッファに一旦取込んで、電文の送信先局アドレス
ＤＡが自局アドレスＡＤＳに一致するるか否かを調べ、
一致すれば、自局宛てのポーリング電文と判断する。ま
た、電文の送信先アドレスＤＡが親局アドレスＡＤＭで
あれば他子局２が出力した応答電文と判断する。こ′れ
らの判断は全て各子局３に組込まれたマイクロコンピュ
ータのＣＰＵが制御プログラムに従って実行する。

また、ポーリング電文に応動して出力するデータを内部
記憶部４から読出すためのメモリ領域５指定処理、およ
び応答電文にデータと共に組込む送信先局アドレスＤＡ
や送信元局アドレスＳＡの選択や、応答電文に組込む処
理等も上記ＣＰＵが行う。

したがって、各子局３のＣＰＵにおけるポーリングスキ
ャン伝送処理を行うための処理負担が増大して、子局３
本来のデータ処理能率が低下する問題がある。

（発明が解決しようとする課題） このように、従来のポーリングスキャン伝送装置によれ
ば、各子局が、親局又は他の子局から伝送路へ送出され
た電文を受信したときに、その電文の種類判断、１！ｉ
文に基づいてデータを内部記憶部から読出し、または電
文に含まれるデータの内部記憶部への書込等の処理をＣ
ＰＵがソフト的に実行しているので、ＣＰＵの負荷が増
大する問題があった。

本発明はこのような事情に鑑みてなされたものであり、
伝送路を介して受信した電文の種類、電文に含まれる各
局アドレスを検出する各検出器やデータの続出、書込回
路を設けることによって、ＣＰＵの処理負担を極力軽減
でき、各子局の本来のデー名処理能率を向上できるポー
リングスキャン伝送装置を提供することを目的とする。

［発明の構成］ （課題を解決するための手段） 上記課題を解消するために本発明は、親局と複数の子局
とを伝送路を介して接続し、親局から伝送路を介して各
子局に対して局アドレスを指定したポーリング電文を順
次送出し、自己局アドレスを指定したポーリング電文を
受信した各子局は自己局アドレスおよびデータを含む応
答電文を前記伝送路へ送出し、他の子局は伝送路へ送出
された応答電文を受信して送信元子局に対して割付けら
れたメモリ領域へ受信したデータを記憶するポーリング
スキャン伝送処理において、 各子局は、伝送路を介して受信した電文に含まれる電文
種類を検出する電文種類検出器と、電文に含まれる送信
先局アドレスと送信元局アドレスとを検出するアドレス
検出器と、このアドレス検出画にて検出された送信先局
アドレスと自局アドレスとが一致するか否かを検出する
アドレス比較器と、このアドレス比較器がアドレス一致
を検出したとき、アドレス検出器にて検出された送信先
局アドレスに基づいて算出されるメモリ領域に記憶され
ているデータを読出すデータ続出回路と、検出された送
信先局アドレスおよび送信元局アドレスとを送信元局ア
ドレスおよび送信先局アドレスに置き替えて、読出した
データとともに応答電文に組込んで伝送路へ送出する応
答電文出力回路と、アドレス比較器がアドレス不一致を
検出したときでかつ電文種類検出器が応答電文を検出し
たとき、検出された送信元局アドレスに基づいて算出さ
れるメモリ領域に電文に含まれるデータを格納するデー
タ書込回路とを備えたものである。

また、別の発明のポーリングスキャン伝送装置において
は、電文にアクセスポインタを組込み、アクセスポイン
タ検出器でそのアクセスポインタを検出し、このアクセ
スポインタを用いてデータの続出統べ器メモリ領域およ
びデータを格納するメモリ領域を算出するようにしてい
る。また、アクセスポインタ更新回路でもってアクセス
ポインタを更新したのち応答電文に組込むようにしてい
る。

（作用） このように構成されたポーリングスキャン伝送装置で゛
あれば、伝送路を介して一つの子局に受信された電文の
種類は電文種類検出器で検出される。そして、ポーリン
グ電文であれば、そのポーリング電文が自局宛のポーリ
ング電文であれば、電文に含まれる送信先局アドレスと
自局アドレスとが等しくなるので、送信先局アドレスに
基づいて算出されたメモリ領域からデータが読出されて
応答電文として伝送路へ出力される。この場合、応答電
文にはポーリング電文に含まれていた送信先局アドレス
と送信元局アドレスとが置き替って組込まれる。

また、伝送路を介して受信した電文が他の子局からの応
答電文であれば、その応答電文に含まれるデータが同じ
く応答電文の送信元アドレスに基づいて算出されるメモ
リ領域に格納される。

このように、電文種類の判断、各局アドレスの判断、メ
モリ領域に対するデータの続出格納がそれぞれハード的
回路で実現されるので、各子局のＣＰＵの処理負担が軽
減される。

また、別の発明においては、電文にアクセスポインタが
組込まれており、このアクセスポインタに基づいてデー
タの読出格納を行うメモリ領域が算出される。よって、
伝送されるデータが長くなった場合や、アドレスの桁数
が大きい場合には、伝送される局アドレスには無関係に
メモリ領域を設定できる。

（実施例） 以下本発明の一実施例を図面を用いて説明する。

ポーリングスキャン伝送装置全体のブロック図および各
子局３の内部記憶部４のメモリ構成は第７図および第８
図とほぼ同じである。

そして、親局１と各子局３とを接続する伝送路２上に出
力される応答電文およびポーリング電文は第２図に示す
フォーマットを有している。親局１から出力されるポー
リング電文６においては、先頭にプリアンプラＰＲＥが
配置され、その次に開始デリミタＳＤが配設されている
。そして、３番目にこの電文の種類を示す電文種類ＦＣ
がフレームシーケンスとして組込まれ、その後に、送信
先箱アドレスＤＡ、送信元局アドレスＳＡ、が設定され
、最後に、チエツクコードＣＲＣおよび終了デリミタＥ
Ｄが組込まれる。ポーリング電文６の送信先局アドレス
ＤＡには送信先の子局３の局アドレスＡＤＳが設定され
、送信元局アドレスＳＡには親局１の局アドレスＡＤＭ
が設定される。

また、応答電文７はポーリング電文６と同じ構成である
が、送信元局アドレスＳＡとチエツクコードＣＲＣとの
間に送信すべきデータＤＡＴＡが組込まれる。そして、
応答電文７の送信先局アドレスＤＡには送信先の親局１
の局アドレスＡＤＭが設定され、送信元局アドレスＳＡ
には送信元の子局３の局アドレスＡＤＳが設定される。

第１図は実施例のポーリングスキャン伝送装置における
各子局３のデータ伝送に係わる部分を取出して示すブロ
ック図である。

伝送路２を介して人力された電文６，７は直列／並列変
換器１１で並列データに変換される。並列データに変換
された電文に含まれる送信元局アドレスＳＡは送信元局
アドレス検出器（以下ＳＡ検出器する）１２で検出され
、送信先光面アドレスＤＡは送信先局アドレス検出器（
以下ＤＡ検出器と略記する）１３で検出され、電文種類
ＦＣは電文種類検出器（以下ＦＣ検出器と略記する）１
４で検出される。また、データＤＡＴＡはデータ検出器
１５で検出される。各検出器１２．１３゜１４．１５で
検出された各情報は一旦受信バッファ１６へ格納される
。さらに、電文が伝送路２を伝送される過程で異常が生
じたか否かをＣＲＣチエツク回路１７で検出される。Ｃ
ＲＣチエツク回路１７にて受信した電文が正常であれば
、データ書込回路としての受信制御書込回路１８へ正常
信号が送出される。

また、ＤＡ検出器１３から出力された送信先局アドレス
ＤＡはアドレス比較器１つへ入力される。

このアドレス比較器１９は自局アドレスメモリ２０から
出力された自局アドレスＡＤＳと先の送信先局アドレス
ＤＡとを比較して、一致すれば一致信号ａをデータ読出
回路としての送信制御読出回路２１へ送出する。不一致
の場合は不一致信号すを受信制御書込回路１８へ送出す
る。

ＳＡ検出器１２から出力された送信元局アドレスＳＡは
ＤＡ（送信先局アドレス）出力回路２２へ人力され、Ｄ
Ａ検出器１３から出力された送信先局アドレスＤＡはＳ
Ａ（送信元局アドレス）出力回路２３へ入力される。ま
た、ＦＣ検出器１４で検出された電文種類ＦＣはＦＣ反
転回路２４でその電文種類ＦＣが反転されたのちＦＣ出
力回路２５へ入力される。

また、内部記憶部４には第８図に示すように、各子局３
の局アドレスＡＤＳを元に算出される各子局３毎のメモ
リ領域５が形成されている。

そして、受信ＤＭＡ２６は受信バッファ１６のデータを
ＣＰＵ制御なしに内部記憶部４内に古込むための制御回
路であり、送信ＤＭＡ２７はＣＰＵ制御なしに内部記憶
部４に記憶されているデータを送信バッファ２８を介し
て読出してデータ出力回路２９へ送出する制御回路であ
る。

各出力回路２２．２３，２５．２９から出力された各ア
ドレス、ＦＣ，データはＣＲＣ３′を算回路３０てにて
ＣＲＣチエツクコードが算出され、算出されたＣＲＣコ
ードが付されて応答電文７となり、並列／直列変換器３
１で直列信号に変換されて伝送路２へ送出される。

次に、このように構成された子局３の動作を説明する。

まず、伝送路２を介して入力された電文が第２図に示す
ような親局１からこの子局３を指定したポーリング電文
６であれば、送信先局アドレスＤＡと自局アドレスＡＤ
Ｓとが一致するので、アドレス比較器１つから送信制御
続出回路２１へ一致信号ａが出力される。一致信号ａが
人力された送信制御続出回路２１はＤＡ検出器１３から
出力された送信先局アドレスＤＡ（−自局アドレスＡＤ
Ｓ）を例えばそのまま又は所定の演算を行って送信ＤＭ
Ａ２７へ印加して、送信ＤＭＡ２７を介して内部記憶部
４の送信元アドレスＳＡに基づいて得られたメモリ領域
５、すなわち自己の子局３に対応するメモリ領域５から
データＤＡＴＡを送信バッファ２８を介してデータ出力
回路２９へ読出す。

そして、この時点で、データ出力回路２６から前記メモ
リ領域５から読出したデータが出力され、ＦＣ出力回路
２５からＦＣ反転回路２４にて反転された応答電文を示
す電文種類ＦＣが出力される。

また、ＳＡ出力回路２３から送信元局アドレスＡＳとし
てＤＡ検出器１３で検出された送信先局アドレスＤＡ、
すなわち自局アドレスＡＤＳが出力され、さらに、ＤＡ
出力回路２２から送信先局アドレスＤＡどしてＳＡ検出
器１２で検出された送信元局アドレスＳＡ、すなわち親
局アドレスＡＤＭが出力される。

したがって、各出力回路２２．２３．２５゜２９から出
力された各情報は応答電文７を構成し、送信制御読出回
路２１からの動作指令で駆動される並列／直列変換器３
１を介して伝送路２へ送出される。

次に、他の子局３宛てのポーリング電文６が人力した場
合は、この電文に含まれる送信先局アドレスＤＡと自局
アドレスＡＤＳとは一致しないので、不一致信号すが受
信制御書込回路１８へ人力される。不一致信号すが入力
された受信制御書込回路１８はＦＣ検出器１４にて検出
された電文種類ＦＣがポーリング電文６を示すので、受
信ＤＭＡ２６を動作させることはない。

よって、このポーリング電文６によって、内部記ｔａ部
４に何も書込まれない。また、並列／直列変換器３１も
動作しないので、応答電文７が出力されることもない。

また、他の子局３から出力された応答電文７が入力され
た場合は、前述と同様にアドレスが一致しないので、不
一致信号すが受信制御書込回路１８へ入力される。不一
致信号すが人力された受信制御書込回路１８はＦＣ検出
器１４にて検出された電文種類ＦＣが応答電文７を示す
ので、受信ＤＭＡ２６を起動する。すなわち、受信ＤＭ
Ａ’３６でもって、受信バッファ１６に一旦格納したデ
ータ検出器１５からのデータＤＡＴＡを、ＳＡ検出器１
２で検出された送信元局アドレスＳＡに基づいて算出さ
れる内部記憶部４内のメモリ領域５へ格納する。なお、
並列／直列変換器３１は動作しないので、応答電文７が
出力されることはない。

第３図は各ポーリング電文６とそれに応動して出力され
る応答電文７におけるそれぞれの送信先局アドレスＤＡ
と送信元局アドレスＳＡとの関係を示す図である。なお
、［９９］は親局１の局アドレスＡＤＭを示す。

このような構成のポーリングスキャン伝送装置によれば
、各子°局３は伝送路２を介して受信した電文６，７の
電文種類ＦＣ，データＤＡＴＡ、送信先局アドレスＤＡ
、送信先局アドレスＳＡ等の情報を各検出回路１２〜１
５で検出して、アドレス比較回路１つ、送信制御続出回
路２１．受信制御書込回路１８等を用いて内部記憶部４
内の所定のメモリ領域５にデータを格納したりデータを
読出したり、必要な場合には応答信号７を伝送路２へ出
力するようにしている。

よって、これらの各構成部材は制御プログラムを使用せ
ずに、ハード的な回路部材で構成できるので、各子局３
において、各メモリ領域５のデータを用いて本来のデー
タ処理を実行するＣＰＵが、ポーリングスキャン伝送処
理を行う必要がないので、ＣＰＵの負担が大幅に軽減さ
れ、本来のデータ処理能率を大幅に向上できる。

第４図は本発明の他の実施例に係わるポーリングスキャ
ン伝送装置における各子局３のポーリングスキャン伝送
に係わる部分を取出して示すブロック図である。第１図
と同一部分には同一符号が付しである。

この実施例の内部記憶部４５内には、第６図に示すよう
に、各メモリ領域４６内にはデータＤＡＴＡ以外にも多
数の情報が記憶され、一つのメモリ領域４６の必要とす
る記憶容量が人きくなるので、各メモリ領域４６の記憶
場所（番地）はアクセスポインタＡＰにて算出される。

また１、第５図に示すように、各電文４１内には前記メ
モリ領域４６を指定するためのアクセスポインタＡＰが
付加されている。そして、この電文４１に含まれるアク
セスポインタＡ　Ｐ　ａ　Ｆ＆出するためのアクセスポ
インタ検出器（以下ＡＰ検出器と略記する）４２が設け
られ、このＡＰ＃ＩＬ出器４２出画出されたアクセスポ
インタＡ　Ｐ　ハ受（ＫＤＭＡ２６および送信ＤＭＡ２
７へ印加されるとともに、ＡＰ更新回路４３で１だけ加
算された後、ＡＰ出力回路４４へ入力される。

このような構成の子局３において、ポーリング電文が人
力した場合には、ＡＰ検出器４２にて検出されたアクセ
スポインタＡＰが送信ＤＭＡ　２７へ人力され、ごのア
クセスポインタＡＰに基づいて算出されるメモリ領域４
６のデータＤＡＴＡが内部記憶部４５からデータ出力回
路２９へ読出される。また、ＡＰ検出器４２にて検出さ
れたアクセスポインタＡＰはＡＰ更新回路４３で１だけ
加算され、ＡＰ出力回路４４へ入力される。よって、こ
の子局３から出力される応答電文には更新後のアクセス
ポインタＡＰが組込まれる。

また、この子局３に応答電文が人力した場合には、ＡＰ
検出器４２にて検出されたアクセスポインタＡＰが受信
ＤＭＡ２６へ入力され、このアクセスポインタＡＰに基
づいて算出されるメモリ領域４６へ各検出器１２〜１５
．４２で検出された各情報が書込まれる。

なお、アクセスポインタＡＰは応答電文が出力される時
点で更新されるので、同一メモリ領域４６に重複してデ
ータが書込まれることはない。

よって、先の実施例とほぼ同様の効果を得ることができ
る。

［発明の効果］ 以上説明したように本発明のポーリングスキャン伝送装
置によれば、伝送路を介して受信した電文の種類、電文
に含まれる各局アドレスを検出する各検出器やデータの
続出回路、書込回路を設けることによって、制御プログ
ラム等のソフト約手法を用いずに、ポーリング電文と応
答電文とを区別でき、かつ各電文に対応した処理を実行
するようにしている。したがって、各子局全体を制御す
るＣＰＵの処理負担を極力軽減でき、各子局本来のデー
タ処理能率を向上できる。

【図面の簡単な説明】

第１図は本発明の一実施例のポーリングスキャン伝送装
置における各子局のデータ伝送に係わる部分を取出して
示すブロック図、第２図は同実施例の各電文のフレーム
構成を示す図、第３図は同実施例ポーリング電文と応答
電文との各局アドレスの関係を示す図、第４図は本発明
の他の実施例のポーリングスキャン伝送装置における各
子局のデータ伝送に係わる部分を取出して示すブロック
図、第５図は同実施例の各電文のフレーム構成を示す図
、第６図は同実施例の内部記憶部を示す図、第７図は一
般的なポーリングスキャン伝送装置における親局と各子
局との関係を示すブロック図、第８図は同伝送装置にお
ける各子局の内部記憶部の記憶内容を示す図である。 １・・・親局、２・・・伝送路、３・・・子局、４．４
５・・・内部記憶部、５，４６・・・メモリ領域、６・
・・ポーリング電文、７・・・応答電文、１２・・・Ｓ
Ａ検出器、１３・・・ＤＡ検出器、１４・・・ＦＣ検出
器、１５・・・データ検出器、１８・・・受信制御書込
回路、１９・・・アドレス比較器、２１・・・送信制御
続出回路、２２・・・ＤＡ出力回路、２３・・・ＳＡ出
力回路、２４・・・ＦＣ反転回路、２５・・・ＦＣ出力
回路、２９・・・データ出力回路、４２・・・ＡＰ検出
器、４３・・・ＡＰ更新回路、４４・・・ＡＰ出力回路
。

Claims (2)

【特許請求の範囲】
1. （１）親局と複数の子局とを伝送路を介して接続し、親
   局から前記伝送路を介して各子局に対して局アドレスを
   指定したポーリング電文を順次送出し、自己局アドレス
   を指定したポーリング電文を受信した各子局は自局アド
   レスおよびデータを含む応答電文を前記伝送路へ送出し
   、他の子局は前記伝送路へ送出された応答電文を受信し
   て送信元子局に対して割付けられたメモリ領域へ受信し
   たデータを記憶するポーリングスキャン伝送装置におい
   て、 前記各子局は、前記伝送路を介して受信した電文に含ま
   れる電文種類を検出する電文種類検出器と、前記電文に
   含まれる送信先局アドレスと送信元局アドレスとを検出
   するアドレス検出器と、このアドレス検出器にて検出さ
   れた送信先局アドレスと自局アドレスとが一致するか否
   かを検出するアドレス比較器と、このアドレス比較器が
   アドレス一致を検出したとき、前記アドレス検出器にて
   検出された送信先局アドレスに基づいて算出されるメモ
   リ領域に記憶されているデータを読出すデータ読出回路
   と、前記検出された送信先局アドレスおよび送信元局ア
   ドレスとを送信元局アドレスおよび送信先局アドレスに
   置き替えて、前記読出したデータとともに応答電文に組
   込んで前記伝送路へ送出する応答電文出力回路と、前記
   アドレス比較器がアドレス不一致を検出したときでかつ
   前記電文種類検出器が応答電文を検出したとき、前記検
   出された送信元局アドレスに基づいて算出されるメモリ
   領域に電文に含まれるデータを格納するデータ書込回路
   とを備えたポーリングスキャン伝送装置。
2. （２）親局と複数の子局とを伝送路を介して接続し、親
   局から前記伝送路を介して各子局に対して局アドレスを
   指定したポーリング電文を順次送出し、自局アドレスを
   指定したポーリング電文を受信した各子局は自局アドレ
   スおよびデータを含む応答電文を前記伝送路へ送出し、
   他の子局は前記伝送路へ送出された応答電文を受信して
   送信元子局に対して割付けられたメモリ領域へ受信した
   データを記憶するポーリングスキャン伝送装置において
   、 前記各子局は、前記伝送路を介して受信した電文に含ま
   れる電文種類を検出する電文種類検出器と、前記電文に
   含まれる送信先局アドレスと送信先局アドレスとを検出
   するアドレス検出器と、前記電文に含まれるアクセスポ
   インタを検出するアクセスポインタ検出器と、前記アド
   レス検出器にて検出された送信先局アドレスと自局アド
   レスとが一致するか否かを検出するアドレス比較器と、
   このアドレス比較器がアドレス一致を検出したとき、前
   記アクセスポインタ検出器にて検出されたアクセスポイ
   ンタに基づいて算出されるメモリ領域に記憶されている
   データを読出すデータ読出回路と、前記検出されたアク
   セスポインタを更新するアクセスポインタ更新回路と、
   前記検出された送信先局アドレスおよび送信元局アドレ
   スとを送信元局アドレスおよび送信先局アドレスに置き
   替えて、前記読出したデータおよび更新後のアクセスポ
   インタとともに応答電文に組込んで前記伝送路へ送出す
   る応答電文出力回路と、前記アドレス比較器がアドレス
   不一致を検出したときでかつ前記電文種類検出器が応答
   電文を検出したとき、前記検出されたアクセスポインタ
   に基づいて算出されるメモリ領域に電文に含まれるデー
   タを格納するデータ書込回路とを備えたポーリングスキ
   ャン伝送装置。