JPH03810B2 - - Google Patents
Info
- Publication number
- JPH03810B2 JPH03810B2 JP56105384A JP10538481A JPH03810B2 JP H03810 B2 JPH03810 B2 JP H03810B2 JP 56105384 A JP56105384 A JP 56105384A JP 10538481 A JP10538481 A JP 10538481A JP H03810 B2 JPH03810 B2 JP H03810B2
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- logic
- side transistor
- group
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/086—Emitter coupled logic
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、集積回路に係り、特に電流切換型論
理集積回路に関する。
理集積回路に関する。
電流切換型論理回路は、高速の動作が可能で広
く利用されている。
く利用されている。
第１図は、電流切換型論理回路により構成され
た最も簡単なゲートの一例を示す。
た最も簡単なゲートの一例を示す。
トランジスター１１１と１１２は対をなし、電
流源１２１の電流をスイツチする。
流源１２１の電流をスイツチする。
端子１３３には、基準電圧Vrefが印加されて
おり、トランジスタ１１１のベース（端子１３
２）に印加される信号電圧と上記基準電圧との電
位の高低によつて、スイツチ動作が行なわれ、端
子１３１，１３４には、それぞれ電圧源（VCC，
VEE）に接続される。
おり、トランジスタ１１１のベース（端子１３
２）に印加される信号電圧と上記基準電圧との電
位の高低によつて、スイツチ動作が行なわれ、端
子１３１，１３４には、それぞれ電圧源（VCC，
VEE）に接続される。
素子１０１，１０２はたとえば抵抗からなる負
荷であり、論理振幅の大きさは、この負荷と負荷
電流による電位降下で決まり、負荷電流の大きさ
は、ほとんど電流源１２１の電流値で決まるの
で、出力端子１３５には、一定の論理振幅が現わ
れる。
荷であり、論理振幅の大きさは、この負荷と負荷
電流による電位降下で決まり、負荷電流の大きさ
は、ほとんど電流源１２１の電流値で決まるの
で、出力端子１３５には、一定の論理振幅が現わ
れる。
第２図は、従来広く用いられている電流切換型
論理集積回路の基準電圧の供給方法を示す。
論理集積回路の基準電圧の供給方法を示す。
集積回路１１は入力段の論理ゲート群G1、内
部から入力信号を受け、内部に出力を発生する論
理ゲート群G2、内部から信号を受け、出力を外
部に伝達する出力段の論理ゲート群G3、入力端
子群１２、出力端子群１３を含む。
部から入力信号を受け、内部に出力を発生する論
理ゲート群G2、内部から信号を受け、出力を外
部に伝達する出力段の論理ゲート群G3、入力端
子群１２、出力端子群１３を含む。
外部供給の基準電圧Vrefは、入力段の論理ゲ
ート群G1だけに供給され、入力端子群１２で受
信する入力信号を受け、論理動作をさせる。
ート群G1だけに供給され、入力端子群１２で受
信する入力信号を受け、論理動作をさせる。
入力段以外の論理部すなわち論理ゲート群G2，
G3は基準電圧を集積回路内部に設けられた基準
電圧発生部１４で発生させた基準電圧を供給し、
論理動作を行なわせる。
G3は基準電圧を集積回路内部に設けられた基準
電圧発生部１４で発生させた基準電圧を供給し、
論理動作を行なわせる。
このような電流切換型論理集積回路の基準電圧
の供給方法によれば、外部信号電圧と内部信号電
圧を独立して設定できるので、外部信号に対して
は、外部信号電圧の中心値付近に、外部供給基準
電圧を設定し、内部信号に対しては内部信号電圧
の中心値付近に内部発生基準電圧を設定し、論理
動作を行なわせることが可能で、かつ集積回路製
造上の変動、温度変動、電源電圧変動を相殺する
よう設定し得るので、内部信号振幅を減じても所
望の雑音余裕を持たせることができ、低電力化が
図れる利点があつた。
の供給方法によれば、外部信号電圧と内部信号電
圧を独立して設定できるので、外部信号に対して
は、外部信号電圧の中心値付近に、外部供給基準
電圧を設定し、内部信号に対しては内部信号電圧
の中心値付近に内部発生基準電圧を設定し、論理
動作を行なわせることが可能で、かつ集積回路製
造上の変動、温度変動、電源電圧変動を相殺する
よう設定し得るので、内部信号振幅を減じても所
望の雑音余裕を持たせることができ、低電力化が
図れる利点があつた。
しかし、近年、集積回路の高集積化が著しく進
み、第２図に示す論理ゲート群G2のゲート数が
入力段のゲート群G1、出力段のゲート群G3のゲ
ート数に比較し、大幅に増加した。
み、第２図に示す論理ゲート群G2のゲート数が
入力段のゲート群G1、出力段のゲート群G3のゲ
ート数に比較し、大幅に増加した。
内部基準電圧発生回路は、フアンアウト数を増
加すると、過渡時に発生する雑音が増大し、かつ
駆動能力に限界があるため速度が遅くなる。そこ
で、一定のフアンアウト数に限定して論理ゲート
を駆動している。そのため、論理ゲート群G2，
G3のゲート数に比例して、必要となる内部基準
電圧発生回路数も増加するので、内部信号振幅減
少による低電力化を図つても、内部基準電圧発生
回路の消費電力が増加するので、チツプ全体とし
ては低消費電力化が進まない欠点があつた。
加すると、過渡時に発生する雑音が増大し、かつ
駆動能力に限界があるため速度が遅くなる。そこ
で、一定のフアンアウト数に限定して論理ゲート
を駆動している。そのため、論理ゲート群G2，
G3のゲート数に比例して、必要となる内部基準
電圧発生回路数も増加するので、内部信号振幅減
少による低電力化を図つても、内部基準電圧発生
回路の消費電力が増加するので、チツプ全体とし
ては低消費電力化が進まない欠点があつた。
本発明は、内部基準電圧発生回路の等価フアン
アウト数を増加させることにより上記欠点を解消
し、低消費電力化を実現することのできる電流切
換型論理集積回路を提供するものである。
アウト数を増加させることにより上記欠点を解消
し、低消費電力化を実現することのできる電流切
換型論理集積回路を提供するものである。
本発明の電流切換型論理集積回路は、論理上、
同時に基準電圧側トランジスターが導通しない論
理ゲートを選択し、選択された論理ゲートでゲー
ト群をなし、所定数以内のゲート群毎に、同一の
基準電圧発生回路より論理動作のための基準電圧
を供給することを特徴とする。
同時に基準電圧側トランジスターが導通しない論
理ゲートを選択し、選択された論理ゲートでゲー
ト群をなし、所定数以内のゲート群毎に、同一の
基準電圧発生回路より論理動作のための基準電圧
を供給することを特徴とする。
以下、実施例により詳細に説明する。
第３図は、第２図に対応する本発明の一実施例
を示すもので、集積回路２１は入力段の論理ゲー
ト群G1、内部から入力信号を受け、内部に出力
を発生する論理ゲート群G2、内部から信号を受
け、出力を外部に伝達する出力段の論理ゲート
G3、入力端子群２２、出力端子群２３を含む。
を示すもので、集積回路２１は入力段の論理ゲー
ト群G1、内部から入力信号を受け、内部に出力
を発生する論理ゲート群G2、内部から信号を受
け、出力を外部に伝達する出力段の論理ゲート
G3、入力端子群２２、出力端子群２３を含む。
外部供給の基準電圧Vrefは入力段の論理ゲー
ト群G1だけに供給され、入力端子群２２で受信
する入力信号を受け論理動作を行なう。
ト群G1だけに供給され、入力端子群２２で受信
する入力信号を受け論理動作を行なう。
入力段以外の論理部すなわち論理ゲート群G2，
G3は基準電圧を集積回路内部に設けられた基準
電圧発生回路２４で発生した基準電圧を供給し論
理動作を行なうが、論理ゲート群G2，G3を更に、
G21，G22，G31，G32のように、同時に基準電圧
側トランジスターが導通しないゲート群に分類
し、各々の内部基準電圧発生回路が、論理上、同
時に基準電圧側トランジスターが導通しない論理
ゲートを選択して得られたゲート群を駆動するの
で、内部基準電圧発生回路のフアンアウト数を増
大することができ、従来例のように、一律に内部
基準電圧発生回路のフアンアウト数を設定し、基
準電圧を供給する方法に比べ、必要となる内部基
準電圧発生回路数を減少できるので、消費電力を
低減することができる。
G3は基準電圧を集積回路内部に設けられた基準
電圧発生回路２４で発生した基準電圧を供給し論
理動作を行なうが、論理ゲート群G2，G3を更に、
G21，G22，G31，G32のように、同時に基準電圧
側トランジスターが導通しないゲート群に分類
し、各々の内部基準電圧発生回路が、論理上、同
時に基準電圧側トランジスターが導通しない論理
ゲートを選択して得られたゲート群を駆動するの
で、内部基準電圧発生回路のフアンアウト数を増
大することができ、従来例のように、一律に内部
基準電圧発生回路のフアンアウト数を設定し、基
準電圧を供給する方法に比べ、必要となる内部基
準電圧発生回路数を減少できるので、消費電力を
低減することができる。
上記内部基準電圧発生回路としては周知の定電
圧回路、分圧回路等を用いて構成できることは言
うまでもない。
圧回路、分圧回路等を用いて構成できることは言
うまでもない。
以上説明したように、本発明によれば、電流切
換型論理集積回路の利点である高速で各種変動に
対して安定動作可能な特性をそこなうことなく低
消費電力化を図ることができる。
換型論理集積回路の利点である高速で各種変動に
対して安定動作可能な特性をそこなうことなく低
消費電力化を図ることができる。
なお上述の実施例では、論理動作のための基準
電位は１つだけの場合を示したが、必要に応じ複
数の基準電位を用いることも任意である。
電位は１つだけの場合を示したが、必要に応じ複
数の基準電位を用いることも任意である。
第１図は電流切換型論理回路の最も簡単な論理
ゲートを示す図、第２図は従来の電流切換型論理
集積回路の基準電圧の供給方法を示す図、第３図
は本発明による基準電圧の供給方法を示す図であ
る。 VCC，VEE……電源端子、１１，２１……集積
回路、１２，２２……入力端子群、１３，２３…
…出力端子群。
ゲートを示す図、第２図は従来の電流切換型論理
集積回路の基準電圧の供給方法を示す図、第３図
は本発明による基準電圧の供給方法を示す図であ
る。 VCC，VEE……電源端子、１１，２１……集積
回路、１２，２２……入力端子群、１３，２３…
…出力端子群。
Claims (1)
- １ 定電流源にエミツタが共通に接続された入力
側トランジスタと基準電圧側トランジスタを含み
前記入力側トランジスタのベースに入力信号が印
加され、前記基準電圧側トランジスタのベースに
基準電圧が印加される論理ゲートを複数有し、前
記論理ゲートのうち論理上同時に基準電圧側トラ
ンジスタが導通しないもの同志に共通の基準電圧
発生回路から共通の基準電圧を供給することを特
徴とする電流切換型論理集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10538481A JPS587930A (ja) | 1981-07-06 | 1981-07-06 | 電流切換型論理集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10538481A JPS587930A (ja) | 1981-07-06 | 1981-07-06 | 電流切換型論理集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS587930A JPS587930A (ja) | 1983-01-17 |
| JPH03810B2 true JPH03810B2 (ja) | 1991-01-09 |
Family
ID=14406167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10538481A Granted JPS587930A (ja) | 1981-07-06 | 1981-07-06 | 電流切換型論理集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS587930A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6095540U (ja) * | 1983-12-08 | 1985-06-29 | 石川島播磨重工業株式会社 | ナトリウム配管の漏洩検出装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5580921A (en) * | 1978-11-21 | 1980-06-18 | Fujitsu Ltd | Unifying system for power consumption |
-
1981
- 1981-07-06 JP JP10538481A patent/JPS587930A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5580921A (en) * | 1978-11-21 | 1980-06-18 | Fujitsu Ltd | Unifying system for power consumption |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS587930A (ja) | 1983-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11353045A (ja) | バンドギャップ型基準電圧発生回路 | |
| US4804868A (en) | BiMOS logical circuit | |
| EP0606727B1 (en) | Automatic control of buffer speed | |
| JPH01226204A (ja) | 非対称差動増幅器 | |
| JPS6257319A (ja) | Ｅｃｌ回路用の基準発生器の基準供給電圧レベルを減じるための回路配置 | |
| JP2827854B2 (ja) | 半導体集積回路 | |
| JP2605565B2 (ja) | 半導体集積回路 | |
| JPH03810B2 (ja) | ||
| US4549096A (en) | Monolithically integrated semiconductor circuit with transistors | |
| US4435656A (en) | Phase inverter circuit | |
| JP2842597B2 (ja) | 半導体集積回路装置 | |
| US4613774A (en) | Unitary multiplexer-decoder circuit | |
| JPH0136291B2 (ja) | ||
| JPH02280412A (ja) | バイ・ｍｏｓ半導体集積回路 | |
| JPH0686458A (ja) | 電源選択回路 | |
| KR940007954B1 (ko) | BiCMOS 구동회로 | |
| JPH0661436A (ja) | Ｔｔｌ−ｃｍｏｓ出力段 | |
| JPH05152905A (ja) | 半導体装置 | |
| JPS62254522A (ja) | 半導体論理回路 | |
| JP3461091B2 (ja) | 集積回路の入力回路 | |
| JPS59219014A (ja) | 論理回路 | |
| JPH02230818A (ja) | 半導体装置のための出力回路 | |
| JPH06326581A (ja) | 半導体集積回路 | |
| JPH03152798A (ja) | 半導体回路 | |
| JPH0255973B2 (ja) |