JPH0380381B2 - - Google Patents

Info

Publication number
JPH0380381B2
JPH0380381B2 JP57200435A JP20043582A JPH0380381B2 JP H0380381 B2 JPH0380381 B2 JP H0380381B2 JP 57200435 A JP57200435 A JP 57200435A JP 20043582 A JP20043582 A JP 20043582A JP H0380381 B2 JPH0380381 B2 JP H0380381B2
Authority
JP
Japan
Prior art keywords
message
waiting time
transmission
node processor
longest
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57200435A
Other languages
English (en)
Other versions
JPS5991527A (ja
Inventor
Hideaki Genma
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57200435A priority Critical patent/JPS5991527A/ja
Priority to US06/549,806 priority patent/US4547850A/en
Publication of JPS5991527A publication Critical patent/JPS5991527A/ja
Publication of JPH0380381B2 publication Critical patent/JPH0380381B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/407Bus networks with decentralised control
    • H04L12/413Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection (CSMA-CD)
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/376Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a contention resolving method, e.g. collision detection, collision avoidance

Description

【発明の詳細な説明】 〔発明の利用分野〕 この発明は、バス優先制御方式に関し、特にコ
ンテンション方式でメツセージを送信するネツト
ワークシステムのバス優先制御方式に関するもの
である。
〔従来技術〕 第1図に示すように、複数の中央処理装置2と
デイスプレイ装置や印字装置等の複数の端末装置
3とが、ノードプロセツサ4を介して伝送バス1
に結合され、専用のバス制御装置を設けないネツ
トワークシステムにおいて、中央処理装置2ある
いは端末装置3から送信メツセージを受け取つた
ノードプロセツサ4は、伝送バス1の使用状況を
調べ、もし他のノードプロセツサが伝送バス1を
使用していなければメツセージの送信を開始する
方式が多く採用されている。この方式の場合、同
時に他のノードプロセツサとメツセージの送信を
開始し衝突が起こる可能性がある。この対策とし
て、従来は衝突を検出したノードプロセツサは送
信を中止し、衝突回数等をバラメータにした一定
のアルゴリズムで再送待ち時間を設定し、この再
送待ち時間後に再びメツセージの送信を開始する
方式があつた。また、衝突が発生した時、送信メ
ツセージ中の装置アドレスを比較し、最も優先順
位の高い装置アドレスを有した送信メツセージを
送信したノードプロセツサが送信する権利を得る
方式等があつた。前者の方式においては、送信メ
ツセージ間の優先順位、あるいは各装置間の優先
順位等は考慮されず、例えば第1図の中央処理装
置2間の送信メツセージと端末装置3間の送信メ
ツセージが衝突した場合、再送により先に伝送さ
れなければならない中央処理装置3間の送信メツ
セージが、端末装置2間の送信メツセージの後で
伝送されることがある。また、優先順位が高く高
速で伝送されなければならないメツセージ、例え
ば、コンソールデイスプレイ装置宛のメツセージ
や高速端末装置宛のメツセージが、プリンタ装置
等の低速端末装置宛のメツセージよりも衝突によ
り後で再送される場合等があり、システムの性能
上問題があつた。
一方、後者の方式においては、送信メツセージ
の衝突時、装置アドレスにより優先順位がつけら
れた送信メツセージ中、最も優先順位の高い送信
メツセージのみがそのまま送信を継続できるが、
装置アドレスは容易に変更できない欠点があつ
た。
〔発明の目的〕
この発明の目的とするところは前記の如き従来
の問題点を除去するものであり、特別なバス制御
装置等を必要とせず、複数装置から同時送信され
衝突が生じた場合、メツセージレベルにより再送
待ち時間を設定し伝送効率を向上させまたシステ
ム全体の性能を高めるという効果を有するバス優
先制御方式を提供することにある。
〔発明の概要〕
この発明の特徴とするところは、特別なバス制
御装置等がなく、全ての装置(中央処理装置や端
末装置)がノードプロセツサを介して一つの伝送
バスで結合され、各ノードプロセツサは装置から
送信メツセージを受取るとコンテンシヨン方式で
メツセージ送信をするネツトワークシステムにお
いて、2以上のノードプロセツサが同時に送信を
開始した場合、衝突を検出したノードプロセツサ
はメツセージの送信を停止し予め装置側から指示
されているメツセージレベルと、送信しようとし
たメツセージの衝突回数により適当な再送待ち時
間を設定し、この再送待ち時間経過後にノードプ
ロセツサは再送を開始するようにし、バスの優先
使用権を再送待ち時間によつて決定しようとした
ことにある。例えば、2つのノードプロセツサに
おいて、メツセージレベルの高いメツセージと、
メツセージレベルの低いメツセージが同時に送出
され夫夫第1回目の衝突が発生した場合、メツセ
ージレベルの低いメツセージの再送待ち時間は、
メツセージレベルの高いメツセージの再送待ち時
間よりも長く設定されるため、この2つのノード
プロセツサ間では2回目の衝突は発生せず、メツ
セージレベルの高いメツセージが先に伝送される
ことになる。
また、この発明の別の特徴とするところは、同
一メツセージレベルのメツセージ同士の衝突に対
しては、乱数により一定の再送待ち時間の端に
(最長、最短再送待ち時間)内で再送待ち時間を
決定することにより、2回目以降の衝突の可能性
を少なくしていることである。
また、この発明の別の特徴とするところは、前
記再送待ち時間の設定を中央処理装置あるいは端
末装置側から容易に変更でき、さらに中央処理装
置はネツトワークに結合されている全てのノード
プロセツサの再送待ち時間の設定を、中央処理装
置あるいは端末装置を介して容易に変更できるこ
とにある。これにより、中央処理装置はネツトワ
ークに結合されている装置数、即ちノードプロセ
ツサの数やデータ伝送量、あるいはバスの使用状
況に応じて最適な再送待ち時間を設定し、システ
ムの利用効率を向上させることができる。
〔発明の実施例〕
次に本発明の実施例につさ図面を用いて詳細に
説明する。
第2図は、本発明の一実施例であるバス優先制
御方式のノードプロセツサの回路構成例である。
(第2図のノードプロセツサ11内には、本発明
の関連回路構成のみを図示する。) ノードプロセツサ11は、中央処理装置あるい
は端末装置12と伝送バス10の間に位置する。
ノードプロセツサ11内では、中央処理装置ある
いは端末装置12側にノードプロセツサ全体の制
御と装置側インターフエースの制御を行なうノー
ドプロセツサ制御回路13がある。一方、伝送バ
ス10側にはレシーバ18とトランスミツタ19
があり伝送バス10に接続されている。シリアル
データ受信部16は、レシーバ18に接続され、
また一方は受信バツフア14を介してノードプロ
セツサ制御回路13に接続される。シリアルデー
タ送信部17は、トランスミツタ19に接続さ
れ、また一方は送信バツフア15を介してノード
プロセツサ制御回路13に接続される。シリアル
データ受信部16とシリアルデータ送信部17に
は、各々受信制御部20と送信制御部21が接続
され、これらはノードプロセツサ制御回路13と
接続されている。衝突検出回路22は、トランス
ミツタ19、レシーバ18ならびに前記送信制御
部21に接続され、また衝突検出回路22は、ト
ランスミツタ19、レシーバ18ならびに前記送
信制御部21に接続され、また衝突回数カウンタ
23にも接続されている。この衝突回数カウンタ
23は、複数の最長、最短再送待ち時間テーブル
29a〜29nに接続され、このテーブルの出力
はテーブルセレクタ27を介して最長、最短再送
待ち時間レジスタ26に接続される。前記テーブ
ルセレクタ27は、メツセージレベルレジスタ2
8を介してノードプロセツサ制御回路13に接続
される。乱数発生回路25は、最長最短再送待ち
時間レジスタ26と接続され、また一方は、カウ
ンタ24を介して送信制御部21に接続される。
なお、前記衝突回数カウンタ23は、カウンタリ
セツト信号を受信するためノードプロセツサ制御
回路13と接続されている。また、最長.最短再
送待ち時間テーブル29a〜29nは、中央処理
装置あるいは端末装置12によりテーブルの内容
変更が可能なようにノードプロセツサ制御回路1
3と接続されている。
次に、上記一実施例の動作について詳細に説明
する。
ノードプロセツサ11は、中央処理装置あるい
は端末装置12から受取つた送信メツセージを、
ノードプロセツサ制御回路13を介して送信バツ
フア15内に格納する。ここで送信制御部21は
伝送バス10の使用状況を調べ、他のノードプロ
セツサが伝送バスを使用していなければシリアル
データ送信部17を起動して送信を開始する。シ
リアルデータ送信部17は、送信バツフア15内
のパラレルデータをシリアルデータに変換し、ト
ランスミツタ19を介して伝送バス10に送出せ
しめる。一方、伝送バス10上で自局宛のメツセ
ージを検出すると、受信制御部20は受信メツセ
ージをパラレルデータに変換し、受信バツフア1
4に格納する。全メツセージを正常に受信した後
受信制御部20はノードプロセツサ制御回路13
にメツセージ受信を報告し受信動作を完了する。
以上がノードプロセツサ11の基本的動作であ
り、次に他のノードプロセツサとの衝突時の動作
について詳細に説明する。
送信メツセージの衝突は、衝突検出回路22が
送信データと受信データを比較することにより簡
単に検出できる。衝突を検出した衝突検出回路2
2は、送信制御部21にメツセージ送信の停止を
指示し、衝突回数カウンタ23をカウントアツプ
する。なお、衝突回数カウンタ23は、ノードプ
ロセツサ制御回路13が中央処理装置あるいは端
末装置12よりメツセージを受取り、送信バツフ
ア15に格納した時点でノードプロセツサ制御回
路13によりセツトされている。また、衝突検出
回路22は、衝突回数カウンタ23がある一定値
以上になるとカウントアツプしない機能をもつも
のである。メツセージレベル対応の最長最短再送
待ち時間は、前記衝突回数カウンタ23の値によ
り確定し、唯一つの最長.最短再送待ち時間は、
予め中央処理装置あるいは端末装置12の指示で
セツトされているメツセージレベルレジスタ28
の値により、テーブルセレクタ27を介して最
長.最短再送待ち時間レジスタ26にセツトされ
る。従つて、前記最長.最短再送待ち時間テーブ
ルの数は、メツセージレベルの数と同じだけ用意
しておかなければならない。
次に、再送待ち時間は、システムの伝播遅延特
性等により決まるスロツトタイムの何倍かを表わ
す数で表示されるので、乱数発生回路25は最
長.最短再送待ち時間レジスタ26内にセツトさ
れている最大値、最小値の範囲内で乱数を発生さ
せ、この値をカウンタ24にセツトする。カウン
タ24はスロツトタイムに同期した減算カウンタ
で、乱数発生回路25が0になると、送信制御部
21は、再び伝送バス10の使用状況を調べ、も
し他のノードプロセツサが伝送バス10を使用し
ていなければ、シリアルデータ送信部17に再送
の指示を出すことになる。
次に、本発明の最も簡単な一実施例につき、第
3図ならびに第4図を用いて詳細に説明する。
第3図は、中央処理装置31と端末装置33,
35,37が、各々ノードプロセツサ32,3
4,36,38を介して伝送バス30に結合され
ているシステム例を示すものである。今、中央処
理装置31が端末装置33に対して送信したメツ
セージ39と、端末装置35が端末装置37に対
して送信したメツセージ40が衝突した場合につ
いて、以下説明する。なお、説明を明確にするた
め、ノードプロセツサ内の衝突回数カウンタ23
は、値nが4以上にカウントアツプされないもの
とする。また、ノードプロセツサ32,34,3
6,38のメツセージレベルは2つとする。第4
図aは、待ち時間テーブル29の内容を示すもの
で、29aはカウンタが1のとき選択されその内
容が出力される。29bはカウンタが2のとき、
29cはカウンタが3〜nのときそれぞれその内
容が出力される。それぞれにはメツセージレベル
0(優先順位の低いレベル)の最短と最長の待ち
時間の数値と、メツセージレベル1(優先順位の
高いレベル)の最短と最長の数値が格納されてい
る。これはレベルが低い程そしてカウント値が大
きい程大きい値が設定されている。第3図におい
て、送信メツセージ39と40が各々第1回目の
衝突を起こし、送信メツセージ39はメツセージ
レベル1が、送信メツセージ40はメツセージレ
ベル0が予め中央処理装置31あるいは端末装置
35から指示されていたとする。この場合、ノー
ドプロセツサ36は、第4図aのレベル0の欄か
ら最長.最短再送待ち時間を読み出し、その中か
ら乱数発生置25により1つの値を選んで再送待
ち時間を決定する。一方、ノードプロセツサ32
は、第4図aのレベル1の欄から最長.最短再送
待ち時間を読み出し、同様に再送待ち時間を決定
する。この結果、両者の再送は第4図bに示すよ
うに、ノードプロセツサ36が送信メツセージ4
0′で、ノードプロセツサ32が送信メツセージ
39′で成功することになる。即ち、メツセージ
レベルの高い送信メツセージが、メツセージレベ
ルの低い送信メツセージに対して優先して伝送さ
れることになる。なお前記最長.最短再送待ち時
間テーブルを、システムの規模、データ伝送量等
により最適な値に設定すれば、効率の良い伝送が
可能となる。レベルの数及びカウント値の上限値
はシステムによつて適当なものが選択される。
第5図は、ノードプロセツサ内の最長.最短再
送待ち時間テーブルの書替えの概略を示したもの
である。第2図で既に説明したように、ノードプ
ロセツサ53,54,55内の最長.最短再送待
ち時間テーブル61,62,63は、中央処理装
置50、端末装置51,52側から書替え可能で
ある。中央処理装置50は、システムの規模、デ
ータ伝送量等が変つた場合、新たな最長.最短再
送待ち時間テーブル60を作成し、最長.最短再
送待ち時間テーブル61を書替えることができ
る。また、この新たな最長.最短再送待ち時間テ
ーブル60は、通常のメツセージの送信ルートで
端末装置51,52に伝送され、端末装置51,
52の指示によりノードプロセツサ54,55内
の最長.最短再送待ち時間テーブル62,63を
書替えることも可能である。なお第5図におい
て、新たな最長.最短再送待ち時間テーブル60
が送信されるメツセージ中に、ノードプロセツサ
54,55が識別できる手段を設け、端末装置5
1,52を経由しないで直接最長.最短再送待ち
時間テーブルを書替えることも可能である。
以上、本発明の一実施例につき、回路構成例を
示しその動作について説明したが、第2図の送信
回数カウンタ23、最長.最短再送待ち時間テー
ブル29a〜29n、テーブルセレクタ27、メ
ツセージレベルレジスタ28、最長.最短再送待
ち時間レジスタ26、乱数発生回路25、カウン
タ24ならびにノードプロセツサ制御回路13
を、マイクロプロセツサを用いたシステムで構成
しノードプロセツサ11を小形化することも可能
である。
第6図は、本発明の一実施例であるバス優先制
御方式の受信制御部20の回路構成例である。以
下、メツセージ受信処理の動作について詳細に説
明する。プリアンブル(フラグ)検出器70は、
伝送バス10上でプリアンブル(フラグ)を検出
するとビツト1フレーム同期を確立し、同期信号
を発生する。この同期信号はノードプロセツサ制
御回路13が設定する受信許可信号81とともに
ANDゲート71に入力され、この出力信号がシ
リアルデータ受信部16に供給されシリアルーパ
ラレル変換が行なわれる。また、プリアンブル
(フラグ)検出器70は同期信号を送出すると同
時に受信バツフア14のアドレスを初期設定す
る。バラレルバスに最初に出力される相手アドレ
スは、プリアンブル(フラグ)検出器70の指示
により相手アドレスレジスタ79に格納され、予
め自端末アドレスレジスタ78に格納されている
端末装置12のアドレスと比較器77で比較され
る。比較の結果、相手アドレスと自端末アドレス
が一致しなかつた場合、プリアンブル(フラグ)
検出器70はリセツトされ再びプリアンブル(フ
ラグ)検出待ちの状態となる。(この場合、シリ
アルデータ受信部16のシリアルーパラレル変換
は停止する。)一方、CRC照合部72は、プリア
ンブル(フラグ)検出時プリアンブル(フラグ)
検出器70により起動され(プリアンブル(フラ
グ)検出器70がリセツトされた場合CRC照合
は停止する。)照合結果をステータスレジスタ7
3に格納し、また照合終了信号をANDゲート7
6とプリアンブル(フラグ)検出器70に出力す
る。ANDゲート76の出力信号は、メツセージ
受信信号75としてノードプロセツサ制御回路1
3に報告される。
第7図は、本発明の一実施例であるバス優先制
御方式の送信制御部21の回路構成例である。
ノードプロセツサ制御回路13は送信バツフア
15に送信メツセージを格納後、送信指示信号9
8により伝送バス監視回路91を起動する。伝送
バス監視回路91は伝送バス10の使用状況を調
べ、もし他のノードプロセツサが伝送バス10を
使用していなければ送信指示用フリツプ.フロツ
プ94をセツトする。また、伝送バス監視回路9
1は伝送バス10が使用中の場合監視を継続し、
伝送バス10が使用できる状態になつてから送信
指示用フリツプ.フロツプ94をセツトする。セ
ツトされた送信指示用フリツプ.フロツプ94
は、メツセージ構成部93を起動する。(送信指
示用フリツプ.フロツプ94の内容は、送信表示
信号96としてノードプロセツサ制御回路13側
から読出すことができる。)起動されたメツセー
ジ構成部93は、同期信号(図示せず)に応じて
セレクタ88を選択し、ブリアンブル生成部8
9、シリアルデータ送信部17、CRC生成部9
0からのデータを合成し送信メツセージを構成す
る。なお、検出器92はシリアルデータ送信部1
7からのデータが選択されていることを検出し、
CRC生成部90を起動するためのものである。
送信終了信号97はCRC生成部90が、CRC生
成後に発生する。
応答メツセージ用バツフア85は、送信メツセ
ージが送信バツフア15内で送信待ち状態にあ
り、先に自局宛のメツセージを受信した場合の応
答メツセージ用のバツフアである。この場合ノー
ドプロセツサ制御回路13は応答メツセージを応
答メツセージ用バツフア85に格納し、バツフア
切替信号86によりセレクタ87を切替えること
により、送信バツフア15内の送信メツセージよ
り先に応答メツセージを送信することができる。
送信したメツセージが他のノードプロセツサの
メツセージと衝突した場合、衝突検出回路22か
らの検出信号により送信指示用フリツプ.フロツ
プ94はリセツトされる。これによりメツセージ
構成部93が停止し、メツセージの送信は停止す
る。再送は本発明のアルゴリズムにより、カウタ
24が送信指示信号99を発生させることにより
行なう。後の処理は、送信指示信号98が発生し
た場合と同様である。
第8図は、本発明の一実施例であるバス優先制
御方式のノードプロセツサ制御回路13の受信メ
ツセージ処理フローである。
第9図は、本発明の一実施例であるバス優先制
御方式のノードプロセツサ制御回路13の端末か
らの起動時の処理フローである。
〔発明の効果〕
以上述べた如き構成であるから本発明にあつて
は、次の如き効果が得られる。
(1) コンテンシヨン方式において、各ノードプロ
セツサが同時にメツセージ送信を開始した場合
に、予めメツセージ毎にセツトされているメツ
セージレベルにより再送待ち時間が自動的に変
わる。したがつて、メツセージレベルの高いメ
ツセージが優先的に伝送バスを使用できる さらに、再送待ち時間の決定に乱数を用いて
いるため、同一メツセージレベル同士の2回目
以降の衝突の可能性は少ない。
(2) 中央処理装置あるいは端末装置側より、ノー
ドプロセツサのメツセージレベル毎の再送待ち
時間を書替えられる。さらに、伝送バスに結合
されている全てのノードプロセツサの再送待ち
時間を、1台の中央処理装置により着替えられ
る。このため、システムの規模、負荷等により
最適な再送待ち時間設定が可能で、伝送路の利
用効率を向上させることができる。
【図面の簡単な説明】
第1図はこの発明の適用対象であるネツトワー
クシステムを示す図、第2図はこの発明の一実施
例であるバス優先制御方式のノードプロセツサの
回路構成例を示す図、第3図はこの発明の動作を
説明するためのシステム例を示す図、第4図は前
記実施例の動作を示す図である。また第5図は、
ノードプロセツサ内の最長,最短再送待ち時間テ
ーブルの書替え概略を示す図である。第6図は受
信制御部の詳細を示す図、第7図は送信制御部の
詳細を示す図、第8図、第9図はノードプロセツ
サ制御回路の処理フローである。 1……伝送バス、2……中央処理装置、3……
端末装置、4……ノードプロセツサ、10……伝
送バス、11……ノードプロセツサ、12……中
央処理装置あるいは端末装置、13……ノードプ
ロセツサ制御回路、14……受信バツフア、15
……送信バツフア、16……シリアルデータ受信
部、17……シリアルデータ送信部、18……レ
シーバ、19……トランスミツタ、20……受信
制御部、21……送信制御部、22……衝突検出
回路、23……衝突回数カウンタ、24……カウ
ンタ、25……乱数発生回路、26……最長.最
短再送待ち時間レジスタ、27……テーブルセレ
クタ、28……メツセージレベルレジスタ、29
a〜29n……最長.最短再送待ち時間テーブ
ル、30……伝送バス、31……中央処理装置、
33,35,37……端末装置、32,34,3
6,38……ノードプロセツサ、39,40……
送信メツセージ、41,42……最長.最短再送
待ち時間、50……中央処理装置、51,52…
…端末装置、53,54,55……ノードプロセ
ツサ、60,61,62,63……最長.最短再
送待ち時間テーブル、70……プリアンブル(フ
ラグ)検出器、72……CRC照合部、73……
ステータスレジスタ、75……メツセージ受信信
号、77……比較器、78……自端末アドレスレ
ジスタ、79……相手アドレスレジスタ、81…
…受信許可信号、85……応答メツセージ用バツ
フア、86……バツフア切替信号、87,88…
…セレクタ、89……ブリアンブル生成部。90
……CRC生成部、91……伝送バス監視回路、
92……検出器、93……メツセージ構成部、9
4……送信指示用フリツプ.フロツプ、96……
送信表示信号、97……送信終了信号、98,9
9……送信指示信号。

Claims (1)

  1. 【特許請求の範囲】 1 複数の中央処理装置と端末装置がノードプロ
    セツサを介して一つの伝送バスで結合され、各ノ
    ードプロセツサがコンテンシヨン(争奪)方式で
    メツセージを送信するネツトワークシステムのバ
    ス優先制御方式において、ノードプロセツサ内に
    他ノードプロセツサとの衝突を検出し該送信メツ
    セージが何回衝突したかをカウントする手段と、
    その送信メツセージの優先順位と前記衝突回数に
    より異なる予じめ定められた最長、最短再送待ち
    時間を決める手段と、前記最長、最短再送待ち時
    間内の適当な再送待ち時間を乱数により決定する
    待ち時間決定手段とを具備し、前記衝突を検出す
    ると前記待ち時間決定手段による時間だけ待つた
    のち、当該メツセージの再送を行なうことを特徴
    とするバス優先制御方式。 2 前記最長、最短待ち時間は優先順位が低い
    程、かつ衝突回数が多い程長く設定されたことを
    特徴とする特許請求の範囲第1項記載のバス優先
    制御方式。
JP57200435A 1982-11-17 1982-11-17 バス優先制御方式 Granted JPS5991527A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP57200435A JPS5991527A (ja) 1982-11-17 1982-11-17 バス優先制御方式
US06/549,806 US4547850A (en) 1982-11-17 1983-11-08 Priority control method and apparatus for common bus of data processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57200435A JPS5991527A (ja) 1982-11-17 1982-11-17 バス優先制御方式

Publications (2)

Publication Number Publication Date
JPS5991527A JPS5991527A (ja) 1984-05-26
JPH0380381B2 true JPH0380381B2 (ja) 1991-12-24

Family

ID=16424240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57200435A Granted JPS5991527A (ja) 1982-11-17 1982-11-17 バス優先制御方式

Country Status (2)

Country Link
US (1) US4547850A (ja)
JP (1) JPS5991527A (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3546664C3 (de) * 1985-02-22 1995-10-26 Bosch Gmbh Robert Verfahren zum Betreiben einer Datenverarbeitungsanlage
US4661902A (en) * 1985-03-21 1987-04-28 Apple Computer, Inc. Local area network with carrier sense collision avoidance
JPH06101728B2 (ja) * 1985-05-20 1994-12-12 沖電気工業株式会社 ロ−カルネツトワ−クの呼の衝突回避方法
JPS6217137U (ja) * 1985-07-15 1987-02-02
US4809164A (en) * 1986-03-26 1989-02-28 Tandem Computers Incorporated Processor controlled modifying of tabled input/output priority
EP0330425B1 (en) * 1988-02-23 1995-12-06 Digital Equipment Corporation Symmetric multi-processing control arrangement
JP2633900B2 (ja) * 1988-04-22 1997-07-23 株式会社日立製作所 共通バス制御方法
US5193179A (en) * 1988-08-09 1993-03-09 Harris Corporation Activity monitor system non-obtrusive statistical monitoring of operations on a shared bus of a multiprocessor system
JP2834210B2 (ja) * 1988-09-14 1998-12-09 株式会社日立製作所 リング状ネットワークにおけるメッセージ制御方法
US5594866A (en) * 1989-01-18 1997-01-14 Intel Corporation Message routing in a multi-processor computer system with alternate edge strobe regeneration
US5095421A (en) * 1989-08-17 1992-03-10 International Business Machines Corporation Transaction processing facility within an operating system environment
JP2728760B2 (ja) * 1990-02-13 1998-03-18 株式会社東芝 データ伝送装置並びに受信データ処理方法
US5515523A (en) * 1991-06-03 1996-05-07 Digital Equipment Corporation Method and apparatus for arbitrating conflicts by monitoring number of access requests per unit of time in multiport memory systems
JP2770282B2 (ja) * 1992-04-13 1998-06-25 本田技研工業株式会社 車両用データ伝送システム
US5895452A (en) * 1993-01-26 1999-04-20 Logic Controls, Inc. Point-of-sale system
US6546441B1 (en) 1993-01-26 2003-04-08 Logic Controls, Inc. Point-of-sale system
US7203728B2 (en) * 1993-01-26 2007-04-10 Logic Controls, Inc. Point-of-sale system and distributed computer network for same
US6272529B1 (en) 1993-01-26 2001-08-07 Logic Controls, Inc. Point-of-sale system and distributed computer network for same
JP3106927B2 (ja) * 1995-01-18 2000-11-06 株式会社デンソー 通信システム
US6633577B1 (en) * 1997-03-26 2003-10-14 Nec Corporation Handshaking circuit for resolving contention on a transmission medium regardless of its length
JP3161359B2 (ja) * 1997-03-26 2001-04-25 日本電気株式会社 ネットワーク調停回路
TW420911B (en) * 1999-03-15 2001-02-01 Actpro Internat Hk Ltd Mixed mode transceiver digital control network and collision-free communication method
US6505037B1 (en) * 1999-06-29 2003-01-07 Sharp Laboratories Of America, Inc. Data unit detection including antenna diversity
JP3539338B2 (ja) 2000-03-23 2004-07-07 日本電気株式会社 優先データ転送方法
JP2002336509A (ja) * 2001-05-21 2002-11-26 Heiwa Corp 遊技装置、および、遊技方法
KR100861127B1 (ko) * 2002-03-07 2008-09-30 삼성전자주식회사 충돌 방지 장치 및 방법
US7984195B2 (en) * 2006-07-07 2011-07-19 Logic Controls, Inc. Hybrid industrial networked computer system
DE102004014624A1 (de) * 2004-03-25 2005-10-13 Daimlerchrysler Ag Lokales Übertragungssystem für ein Verkehrsmittel
US8743387B2 (en) * 2004-12-09 2014-06-03 Hewlett-Packard Development Company, L.P. Grid computing system with virtual printer
CN101227366B (zh) * 2007-12-11 2011-02-02 北京豪沃尔科技发展股份有限公司 总线传输数据防冲突方法
JP6220129B2 (ja) * 2013-01-15 2017-10-25 株式会社東芝 保護継電システムおよび保護継電装置
JP6523058B2 (ja) * 2015-06-05 2019-05-29 株式会社東芝 通信システムおよび推定方法
CN112235173B (zh) * 2020-09-29 2022-03-22 深圳优地科技有限公司 通信控制方法、装置、终端设备及存储介质

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4096571A (en) * 1976-09-08 1978-06-20 Codex Corporation System for resolving memory access conflicts among processors and minimizing processor waiting times for access to memory by comparing waiting times and breaking ties by an arbitrary priority ranking

Also Published As

Publication number Publication date
US4547850A (en) 1985-10-15
JPS5991527A (ja) 1984-05-26

Similar Documents

Publication Publication Date Title
JPH0380381B2 (ja)
US4430651A (en) Expandable and contractible local area network system
CA1225714A (en) Carrier sense multiple access with collision avoidance utilizing rotating time staggered access windows
US6618357B1 (en) Queue management for networks employing pause time based flow control
EP0051794B1 (en) Distributed-structure message switching system on random-access channel for message dialogue among processing units
EP0073698A2 (en) System and method for synchronizing variable-length messages in a local area network data communication system
JPH043701B2 (ja)
JPS592463A (ja) 再送制御方式
EP0125095A1 (en) Packet communication system
JPH05336141A (ja) ループネットワーク
KR0165440B1 (ko) 폴링통신방법
JPH0697983A (ja) ネットワークシステム
JPS61222345A (ja) 優先順位付きの通信システムおよび通信方法
JP2560476B2 (ja) 通信制御装置
JPH04505993A (ja) 混成データ通信システム
JP2751811B2 (ja) データ送受信方法と装置
JPS61187445A (ja) パケツト再送制御方式
JPS5917751A (ja) デ−タ通信方式
JPH086912A (ja) プロセッサ間通信方法及び装置
JP3108478B2 (ja) 多重伝送システムの割込処理方法
JP2002281039A (ja) パケット送受信装置
JPS63164548A (ja) 伝送装置
JPH06112973A (ja) パケット再送方式
JPS59140746A (ja) デ−タ転送方式
JPH077969B2 (ja) 通信制御方法