JPH0380347B2 - - Google Patents
Info
- Publication number
- JPH0380347B2 JPH0380347B2 JP59212104A JP21210484A JPH0380347B2 JP H0380347 B2 JPH0380347 B2 JP H0380347B2 JP 59212104 A JP59212104 A JP 59212104A JP 21210484 A JP21210484 A JP 21210484A JP H0380347 B2 JPH0380347 B2 JP H0380347B2
- Authority
- JP
- Japan
- Prior art keywords
- film carrier
- carrier tape
- wiring
- plating
- reinforcing frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 27
- 230000003014 reinforcing effect Effects 0.000 claims description 22
- 238000007747 plating Methods 0.000 claims description 19
- 238000004519 manufacturing process Methods 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000011888 foil Substances 0.000 claims description 8
- 238000012216 screening Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 description 20
- 238000012360 testing method Methods 0.000 description 7
- 238000009713 electroplating Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 230000002787 reinforcement Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4839—Assembly of a flat lead with an insulating support, e.g. for TAB
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はフイルムキヤリヤー半導体装置製造用
フイルムキヤリヤーテープの改良に関するもので
ある。
フイルムキヤリヤーテープの改良に関するもので
ある。
従来、半導体の製造方法におけるボンデイング
方法としては、ワイヤーボンデイング法が最も一
般的である。この方法は半導体素子(例えばIC
チツプ)の電極と外部導出用リードとをワイヤー
で1本ずつボンデイングするため、作業性が十分
でない等の問題点があつた。
方法としては、ワイヤーボンデイング法が最も一
般的である。この方法は半導体素子(例えばIC
チツプ)の電極と外部導出用リードとをワイヤー
で1本ずつボンデイングするため、作業性が十分
でない等の問題点があつた。
このような問題を解決する方法として、フイル
ムキヤリヤー方式に代表されるギヤングボンデイ
ング法が実用化されてきている。
ムキヤリヤー方式に代表されるギヤングボンデイ
ング法が実用化されてきている。
従来のフイルムキヤリヤー方式による半導体装
置の製造方法は、第7図に示む如く、搬送及び位
置決めに使用するスプロケツトホール1aと、半
導体素子2aが入る開孔部である半導体素子用孔
3aを有するポリイミド等の絶縁フイルム上に銅
等の金属箔を接着し、該金属箔をエツチング等に
より所望の形状のリード4aと電気選別のための
パツド5aとを形成したフイルムキヤリヤーテー
プ6aと、あらかじめ電極端子上に金属突起物7
aを設けた半導体素子2aとを準備し、次に前記
フイルムキヤリヤーテープのリード4aと半導体
素子の金属突起物7aとを熱圧着法又は共晶法等
によりボンデイングし、フイルムキヤリヤーの状
態でパツド5a上に接触子と接触させて電気選別
やバイアス試験を実施し、次に前記リードを所望
の長さに切断する。ついで、例えばプリント基板
上にリードをボンデイングするか、または外部導
出用リードを有するリードフレームにリードをボ
ンデイングし、エポキシ樹脂等で封止して完成す
るものである。
置の製造方法は、第7図に示む如く、搬送及び位
置決めに使用するスプロケツトホール1aと、半
導体素子2aが入る開孔部である半導体素子用孔
3aを有するポリイミド等の絶縁フイルム上に銅
等の金属箔を接着し、該金属箔をエツチング等に
より所望の形状のリード4aと電気選別のための
パツド5aとを形成したフイルムキヤリヤーテー
プ6aと、あらかじめ電極端子上に金属突起物7
aを設けた半導体素子2aとを準備し、次に前記
フイルムキヤリヤーテープのリード4aと半導体
素子の金属突起物7aとを熱圧着法又は共晶法等
によりボンデイングし、フイルムキヤリヤーの状
態でパツド5a上に接触子と接触させて電気選別
やバイアス試験を実施し、次に前記リードを所望
の長さに切断する。ついで、例えばプリント基板
上にリードをボンデイングするか、または外部導
出用リードを有するリードフレームにリードをボ
ンデイングし、エポキシ樹脂等で封止して完成す
るものである。
なお、フイルムキヤリヤーテープのリード4a
とパツド5aには、ボンデイング性向上や接触子
接触時の接触抵抗低減のため金、錫等のメツキを
通常施すが、これらメツキを所望の厚さにするた
めに電解メツキで実施する場合、フイルムキヤリ
ヤーテープのすべてのリードとパツドとを電気的
に接続させておく必要がある。しかし、この場合
は電気選別の実施が不可能となるため、従来は第
7図に示すようにパツド5aからメツキ配線8a
を引き出し、該メツキ配線を数個所に集中させた
後、電解メツキの電極取り付け用の配線9aに接
続させておき、この状態で電解メツキを実施後、
メツキ配線の集中部を切断除去し、各メツキ配線
を分離し、各リード及びパツドを電気的に絶縁さ
せて電気選別を可能としていた。
とパツド5aには、ボンデイング性向上や接触子
接触時の接触抵抗低減のため金、錫等のメツキを
通常施すが、これらメツキを所望の厚さにするた
めに電解メツキで実施する場合、フイルムキヤリ
ヤーテープのすべてのリードとパツドとを電気的
に接続させておく必要がある。しかし、この場合
は電気選別の実施が不可能となるため、従来は第
7図に示すようにパツド5aからメツキ配線8a
を引き出し、該メツキ配線を数個所に集中させた
後、電解メツキの電極取り付け用の配線9aに接
続させておき、この状態で電解メツキを実施後、
メツキ配線の集中部を切断除去し、各メツキ配線
を分離し、各リード及びパツドを電気的に絶縁さ
せて電気選別を可能としていた。
上記のようなフイルムキヤリヤー方式による半
導体装置の製造方法は、ボンデイングがリードの
数と無関係に一度で可能であるためスピードが速
いこと、フイルムキヤリヤーテープを使用するた
めボンデイング等の組立と電気選別作業の自動化
がはかれ、量産性が優れている等の利点を有して
いる。
導体装置の製造方法は、ボンデイングがリードの
数と無関係に一度で可能であるためスピードが速
いこと、フイルムキヤリヤーテープを使用するた
めボンデイング等の組立と電気選別作業の自動化
がはかれ、量産性が優れている等の利点を有して
いる。
しかしながら、上記製造方法においては、最近
のICチツプの能力増加にともなう電極端子数や
消費電力の増加により種々の問題が生じている。
のICチツプの能力増加にともなう電極端子数や
消費電力の増加により種々の問題が生じている。
即ち、電極端子数の増加は、パツド5aの数の
増加をもたらすが、フイルムキヤリヤーテープの
限られた面積に多くのパツドを形成するために
は、パツドの面積を小さくする必要がある。しか
しながら電気選別や高温下で半導体素子に長時間
電流を流すバイアス試験においてパツド上に接触
子を接触させる精度が極めて厳しくなという問題
があつた。特にバイアス試験は長時間の試験のた
め、多数の半導体素子についてフイルムキヤリヤ
ーテープ状態で同時に実施する必要があるが、高
温下の試験のためフイルムキヤリヤーテープが熱
によつて延び、特に該フイルムキヤリヤーテープ
の端のものについて、接触子がパツドからはず
れ、さらに隣のパツドとシヨートするという問題
があつた。これを防ぐためには、バイアス試験を
少数の半導体素子毎に実施すれば良いが、作業性
は著しく低下することになる。
増加をもたらすが、フイルムキヤリヤーテープの
限られた面積に多くのパツドを形成するために
は、パツドの面積を小さくする必要がある。しか
しながら電気選別や高温下で半導体素子に長時間
電流を流すバイアス試験においてパツド上に接触
子を接触させる精度が極めて厳しくなという問題
があつた。特にバイアス試験は長時間の試験のた
め、多数の半導体素子についてフイルムキヤリヤ
ーテープ状態で同時に実施する必要があるが、高
温下の試験のためフイルムキヤリヤーテープが熱
によつて延び、特に該フイルムキヤリヤーテープ
の端のものについて、接触子がパツドからはず
れ、さらに隣のパツドとシヨートするという問題
があつた。これを防ぐためには、バイアス試験を
少数の半導体素子毎に実施すれば良いが、作業性
は著しく低下することになる。
また、フイルムキヤリヤーテープについては、
パツド数の増加とともにリードとパツド間の配線
及びメツキ配線の数も増加し、これら配線の引き
回しが困難になり、特に電解メツキを実施するた
めにメツキ配線を集中させるためのメツキ配線の
引き回しが厳しくなるという問題点があつた。
パツド数の増加とともにリードとパツド間の配線
及びメツキ配線の数も増加し、これら配線の引き
回しが困難になり、特に電解メツキを実施するた
めにメツキ配線を集中させるためのメツキ配線の
引き回しが厳しくなるという問題点があつた。
さらに、消費電力の増加は電気選別やバイアス
試験においてICチツプの放熱が重要となるが、
必要な放熱を実施するための放熱板や放熱フイン
の取付けをフイルムキヤリヤーテープ状態で連続
したICチツプに行なうことは極めて困難であつ
た。
試験においてICチツプの放熱が重要となるが、
必要な放熱を実施するための放熱板や放熱フイン
の取付けをフイルムキヤリヤーテープ状態で連続
したICチツプに行なうことは極めて困難であつ
た。
本発明の目的は、上記欠点を除去し多数端子、
高消費電力のICチツプ品種に適合したフイルム
キヤリヤー方式による半導体装置の製造用のフイ
ルムキヤリヤーテープを提供するものである。
高消費電力のICチツプ品種に適合したフイルム
キヤリヤー方式による半導体装置の製造用のフイ
ルムキヤリヤーテープを提供するものである。
本発明の特徴は、搬送及び位置決め用のスプロ
ケツトホールと半導体素子用孔とを有する絶縁フ
イルム上に金属箔を接着し、該金属箔を以て所望
の形状のリードと、電気選別のためのパツドと、
メツキ用配線と、電極取り付け用配線とを形成し
たフイルムキヤリヤーテープにおいて、前記メツ
キ用配線の一部または全部を前記電極取り付け用
配線のうちフイルムキヤリヤーテープの長手方向
に対して垂直に延在する部分に接続され、一部の
場合はその他のメツキ配線は集中部に集中接続さ
せた半導体装置製造用フイルムキヤリヤーテープ
にある。
ケツトホールと半導体素子用孔とを有する絶縁フ
イルム上に金属箔を接着し、該金属箔を以て所望
の形状のリードと、電気選別のためのパツドと、
メツキ用配線と、電極取り付け用配線とを形成し
たフイルムキヤリヤーテープにおいて、前記メツ
キ用配線の一部または全部を前記電極取り付け用
配線のうちフイルムキヤリヤーテープの長手方向
に対して垂直に延在する部分に接続され、一部の
場合はその他のメツキ配線は集中部に集中接続さ
せた半導体装置製造用フイルムキヤリヤーテープ
にある。
又、本発明の他の特徴は、上記フイルムキヤリ
ヤーテープにおいて、フイルムキヤリヤーテープ
の固定と位置決め用の凸部または孔、搬送と位置
決め用の孔、フイルムキヤリヤーテープの一部と
電気選別用パツドとを露出させた窓部を少なくと
も有する補強枠に搭載され、かつ個片化されたこ
とにより構成される。
ヤーテープにおいて、フイルムキヤリヤーテープ
の固定と位置決め用の凸部または孔、搬送と位置
決め用の孔、フイルムキヤリヤーテープの一部と
電気選別用パツドとを露出させた窓部を少なくと
も有する補強枠に搭載され、かつ個片化されたこ
とにより構成される。
以下図面を参照して本発明の実施例を説明す
る。第1図〜第6図は、本発明の実施例の説明の
ための図で、第1図〜第3図はフイルムキヤリヤ
ーテープの平面図、第4図〜第6図は製造途中工
程における斜視図である。
る。第1図〜第6図は、本発明の実施例の説明の
ための図で、第1図〜第3図はフイルムキヤリヤ
ーテープの平面図、第4図〜第6図は製造途中工
程における斜視図である。
第1図及び第2図に示すように、搬送及び位置
決め用スプロケツト1bと、半導体素子が入る半
導体素子用孔3bとを有する絶縁フイルム上に銅
等の金属箔を接着し、金属箔をエツチング等によ
り所望の形状のリード4bと電気選別用のパツド
5b及び電解メツキのためのメツキ用配線8bと
電極取り付け用配線9b,9b′とを形成したフイ
ルムキヤリヤーテープ6bを準備する。
決め用スプロケツト1bと、半導体素子が入る半
導体素子用孔3bとを有する絶縁フイルム上に銅
等の金属箔を接着し、金属箔をエツチング等によ
り所望の形状のリード4bと電気選別用のパツド
5b及び電解メツキのためのメツキ用配線8bと
電極取り付け用配線9b,9b′とを形成したフイ
ルムキヤリヤーテープ6bを準備する。
こゝで、メツキ用配線8bの一部は電極取り付
け用配線のうちフイルムキヤリヤーテープの長手
方向に垂直の方向の配線9b′に接続されている。
これにより従来メツキ用配線を数ケ所に集中させ
ていたために、特に多数リードの場合においてメ
ツキ用配線の引き回しが困難であつた問題が解決
され、限られた面積に多くの電気選別用パツドと
配線とを形成する上で有利である。
け用配線のうちフイルムキヤリヤーテープの長手
方向に垂直の方向の配線9b′に接続されている。
これにより従来メツキ用配線を数ケ所に集中させ
ていたために、特に多数リードの場合においてメ
ツキ用配線の引き回しが困難であつた問題が解決
され、限られた面積に多くの電気選別用パツドと
配線とを形成する上で有利である。
また、本実施例ではメツキ用配線の一部をフイ
ルムキヤリヤーテープの長手方向に垂直の方向の
電極取り付け用配線9b′に接続したが、電気選別
用パツド8bの位置関係によつては第3図に示す
如くメツキ用配線の全部を該電極取り付け用配線
9b′に接続しても良い。
ルムキヤリヤーテープの長手方向に垂直の方向の
電極取り付け用配線9b′に接続したが、電気選別
用パツド8bの位置関係によつては第3図に示す
如くメツキ用配線の全部を該電極取り付け用配線
9b′に接続しても良い。
次に、第2図に示すようにフイルムキヤリヤー
テープを切断して個片フイルムキヤリヤーテープ
10bとする。こゝで、切断の際はフイルムキヤ
リヤーテープ6bの長手方向に垂直の方向の電極
取り付け用配線9b′を切断除去し、各電気選別用
パツドを電気的に絶縁させておくことが必要条件
となる。
テープを切断して個片フイルムキヤリヤーテープ
10bとする。こゝで、切断の際はフイルムキヤ
リヤーテープ6bの長手方向に垂直の方向の電極
取り付け用配線9b′を切断除去し、各電気選別用
パツドを電気的に絶縁させておくことが必要条件
となる。
次に、半導体素子のボンデイングや電気選別等
を実施するが、一般にフイルムキヤリヤーテープ
は薄く取扱いが困難であるため、例えば第4図、
第5図に示すような補強枠11b,12bにはさ
みこんで固定し強化すると次工程での取扱いや自
動設備使用上好都合である。第4図及び第5図に
示す如く、補強枠は補強上枠と補強下枠12bと
に分れ、さらに補強枠には個片フイルムキヤリヤ
ーテープ10bの固定と位置決めと両補強枠の固
定用とを兼ねた凸部13bと該凸部が入る孔14
b、さらに補強枠の搬送と位置決め用の孔15b
及び窓部16bが設けられている。窓部16bは
組立作業や電気選別作業を実施するため、個片フ
イルムキヤリヤーテープ10bのスプロケツトホ
ール1bの一部と電気選別用パツド5bの全部と
を露出させた形状にしてある。第5図の切欠17
bは、半導体素子をフイルムキヤリヤーテープ下
に平行挿入する場合の挿入口で必要に応じて設け
ればよい。補強枠で固定された個片フイルムキヤ
リヤーテープ10bのリード4bと半導体素子2
bの金属突起物とを熱圧着法、共晶法等によりボ
ンデイングし、ついでパツド5b上に接触探針子
を接触させて電気選別、バイアス試験等を実施
後、リード4bを所望の長さに切断する。
を実施するが、一般にフイルムキヤリヤーテープ
は薄く取扱いが困難であるため、例えば第4図、
第5図に示すような補強枠11b,12bにはさ
みこんで固定し強化すると次工程での取扱いや自
動設備使用上好都合である。第4図及び第5図に
示す如く、補強枠は補強上枠と補強下枠12bと
に分れ、さらに補強枠には個片フイルムキヤリヤ
ーテープ10bの固定と位置決めと両補強枠の固
定用とを兼ねた凸部13bと該凸部が入る孔14
b、さらに補強枠の搬送と位置決め用の孔15b
及び窓部16bが設けられている。窓部16bは
組立作業や電気選別作業を実施するため、個片フ
イルムキヤリヤーテープ10bのスプロケツトホ
ール1bの一部と電気選別用パツド5bの全部と
を露出させた形状にしてある。第5図の切欠17
bは、半導体素子をフイルムキヤリヤーテープ下
に平行挿入する場合の挿入口で必要に応じて設け
ればよい。補強枠で固定された個片フイルムキヤ
リヤーテープ10bのリード4bと半導体素子2
bの金属突起物とを熱圧着法、共晶法等によりボ
ンデイングし、ついでパツド5b上に接触探針子
を接触させて電気選別、バイアス試験等を実施
後、リード4bを所望の長さに切断する。
こゝで個片フイルムキヤリヤーテープ10b
は、補強枠11b,12bにより固定及び補強さ
れ、さらに補強枠には搬送及び位置決め用の孔1
5bが設けられているので、ボンデイング等の組
立及び電気選別工程での自動化がはかれ、従来の
フイルムキヤリヤーテープの量産性に優れている
利点をそこなうことがなく、またフイルムキヤリ
ヤーテープが個片となつていることにより、各工
程での検査、特に抜取検査が容易であり、また管
理ロツトの母体数の自由度が増す等の生産管理上
の利点がある上、電気選別やバイアス試験におい
て従来のフイルムキヤリヤーテープで問題となつ
ていた熱によつてテープが伸びて接触探針子が電
気選別用パツドから外れること及び放熱板や放熱
フインを取り付けることが困難であつたこと等が
解決される。
は、補強枠11b,12bにより固定及び補強さ
れ、さらに補強枠には搬送及び位置決め用の孔1
5bが設けられているので、ボンデイング等の組
立及び電気選別工程での自動化がはかれ、従来の
フイルムキヤリヤーテープの量産性に優れている
利点をそこなうことがなく、またフイルムキヤリ
ヤーテープが個片となつていることにより、各工
程での検査、特に抜取検査が容易であり、また管
理ロツトの母体数の自由度が増す等の生産管理上
の利点がある上、電気選別やバイアス試験におい
て従来のフイルムキヤリヤーテープで問題となつ
ていた熱によつてテープが伸びて接触探針子が電
気選別用パツドから外れること及び放熱板や放熱
フインを取り付けることが困難であつたこと等が
解決される。
組立や電気選別工程における個片化されたフイ
ルムキヤリヤーテープの位置出しは、補強枠の位
置決め用の孔15bで粗に行なわれ、次に窓16
bに露出するスプロケツトホール1bで密に行な
われる。
ルムキヤリヤーテープの位置出しは、補強枠の位
置決め用の孔15bで粗に行なわれ、次に窓16
bに露出するスプロケツトホール1bで密に行な
われる。
しかる後例えばプリンナ基板上に切断済みのリ
ードをボンデイングするか、または外部導出用リ
ードを有するリードフレームに切断済みのリード
をボンデイングし、エポキシ樹脂等で封止して本
実施例による半導体装置が完成する。
ードをボンデイングするか、または外部導出用リ
ードを有するリードフレームに切断済みのリード
をボンデイングし、エポキシ樹脂等で封止して本
実施例による半導体装置が完成する。
なお、上記実施例においては、個片フイルムキ
ヤリヤーテープを補強枠で固定した状態で組立、
電気選別作業を実施したが、第6図に示すような
搬送及び位置決め用の孔18bと、補強枠固定用
の凸部19bと窓部20bとを備えた補強枠キヤ
リヤー21bに補強枠を搭載して実施するか、ま
たは補強枠キヤリヤーに直接個片フイルムキヤリ
ヤーテープを補強枠無しで搭載して実施するか、
フイルムキヤリヤーテープを1個の個片とせずに
数個単位の短冊状フイルムキヤリヤーテープとし
て、テープに適合した補強枠に固定して実施する
等も可能である。
ヤリヤーテープを補強枠で固定した状態で組立、
電気選別作業を実施したが、第6図に示すような
搬送及び位置決め用の孔18bと、補強枠固定用
の凸部19bと窓部20bとを備えた補強枠キヤ
リヤー21bに補強枠を搭載して実施するか、ま
たは補強枠キヤリヤーに直接個片フイルムキヤリ
ヤーテープを補強枠無しで搭載して実施するか、
フイルムキヤリヤーテープを1個の個片とせずに
数個単位の短冊状フイルムキヤリヤーテープとし
て、テープに適合した補強枠に固定して実施する
等も可能である。
また、上記実施例においては、ボンデイング工
程の前でフイルムキヤリヤーテープを個片とした
が、ボンデイング作業の従来のフイルムキヤリヤ
ーテープで実施し、ボンデイング後に個片として
実施してもよい。
程の前でフイルムキヤリヤーテープを個片とした
が、ボンデイング作業の従来のフイルムキヤリヤ
ーテープで実施し、ボンデイング後に個片として
実施してもよい。
以上説明したように、本発明によれば従来のフ
イルムキヤリヤー方式の量産性に優れているとい
う利点をそこなうことなく生産管理強化がはか
れ、さらに電気選別やバイアス試験における熱に
よる精度上の問題を解決し、また放熱板や放熱フ
イン等の取付が容易となる等の利点を有した多数
電極端子、高消費電力のフイルムキヤリヤー半導
体装置の製造に適合したフイルムキヤリヤーテー
プを提供することができる。
イルムキヤリヤー方式の量産性に優れているとい
う利点をそこなうことなく生産管理強化がはか
れ、さらに電気選別やバイアス試験における熱に
よる精度上の問題を解決し、また放熱板や放熱フ
イン等の取付が容易となる等の利点を有した多数
電極端子、高消費電力のフイルムキヤリヤー半導
体装置の製造に適合したフイルムキヤリヤーテー
プを提供することができる。
第1図〜第7図は本発明の実施例の説明図で、
第1図〜第3図は本発明に係るフイルムキヤリヤ
ーテープの平面図、第4〜第6図はその製造途中
工程に於ける斜視図、また第7図は従来例のフイ
ルムキヤリヤーテープの説明図で、製造途中工程
に於ける平面図である。 1a,1b……スプロケツトホール、2a,2
b……半導体素子、3a,3b……半導体素子用
孔、4a,4b……リード、5a,5b……電気
選別用パツド、6a,6b……フイルムキヤリヤ
ーテープ、7a……金属突起物、8a,8b……
メツキ用配線、9a,9b,9b′……電極取付用
配線、10b……個片フイルムキヤリヤーテー
プ、11b……補強上枠、12b……補強下枠、
13b……凸部(補強枠)、14b……孔(補強
枠)、15b……搬送位置決め用孔(補強枠)、1
6b……窓部(補強枠)、17b……切欠(補強
枠)、18b……搬送位置決め用孔(補強枠キヤ
リヤー)、19b……凸部(補強枠キヤリヤー)、
20b……窓部(補強枠キヤリヤー)、21b…
…補強枠キヤリヤー(補強枠キヤリヤー)。
第1図〜第3図は本発明に係るフイルムキヤリヤ
ーテープの平面図、第4〜第6図はその製造途中
工程に於ける斜視図、また第7図は従来例のフイ
ルムキヤリヤーテープの説明図で、製造途中工程
に於ける平面図である。 1a,1b……スプロケツトホール、2a,2
b……半導体素子、3a,3b……半導体素子用
孔、4a,4b……リード、5a,5b……電気
選別用パツド、6a,6b……フイルムキヤリヤ
ーテープ、7a……金属突起物、8a,8b……
メツキ用配線、9a,9b,9b′……電極取付用
配線、10b……個片フイルムキヤリヤーテー
プ、11b……補強上枠、12b……補強下枠、
13b……凸部(補強枠)、14b……孔(補強
枠)、15b……搬送位置決め用孔(補強枠)、1
6b……窓部(補強枠)、17b……切欠(補強
枠)、18b……搬送位置決め用孔(補強枠キヤ
リヤー)、19b……凸部(補強枠キヤリヤー)、
20b……窓部(補強枠キヤリヤー)、21b…
…補強枠キヤリヤー(補強枠キヤリヤー)。
Claims (1)
- 【特許請求の範囲】 1 搬送及び位置決め用のスプロケツトホールと
半導体素子用孔とを有する絶縁フイルム上に金属
箔を接着し、該金属箔を以て所望の形状のリード
と、電気選別のためのパツドと、メツキ用配線
と、電極取り付け用配線とを形成したフイルムキ
ヤリヤーテープにおいて、 前記メツキ用配線の一部または全部を前記電極
取り付け用配線のうちフイルムキヤリヤーテープ
の長手方向に対して垂直に延在する部分に接続さ
れ、一部の場合はその他のメツキ配線は集中部に
集中接続させたことを特徴とする半導体装置製造
用フイルムキヤリヤーテープ。 2 フイルムキヤリヤーテープは個片化され、該
個片化されたフイルムキヤリヤーテープは補強枠
によつて固定され、該補強枠には、該補強枠の搬
送と位置決め用の孔および該固定されたフイルム
キヤリヤーテープのスプロケツトホールの一部と
電気選別のためのパツドの全部とを露出する窓部
が形成されていることを特徴とする特許請求の範
囲第1項記載のフイルムキヤリヤーテープ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21210484A JPS6190453A (ja) | 1984-10-09 | 1984-10-09 | フイルムキャリヤーテープ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21210484A JPS6190453A (ja) | 1984-10-09 | 1984-10-09 | フイルムキャリヤーテープ |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4294561A Division JP2500574B2 (ja) | 1992-11-02 | 1992-11-02 | フィルムキャリヤ―を用いた半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6190453A JPS6190453A (ja) | 1986-05-08 |
JPH0380347B2 true JPH0380347B2 (ja) | 1991-12-24 |
Family
ID=16616945
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21210484A Granted JPS6190453A (ja) | 1984-10-09 | 1984-10-09 | フイルムキャリヤーテープ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6190453A (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4806409A (en) * | 1987-05-20 | 1989-02-21 | Olin Corporation | Process for providing an improved electroplated tape automated bonding tape and the product produced thereby |
JPH0628273B2 (ja) * | 1987-10-05 | 1994-04-13 | 富士通株式会社 | Ic支持フィルムとそれを塔載したキャリア |
JP2522039B2 (ja) * | 1989-04-12 | 1996-08-07 | 日本電気株式会社 | フィルムキャリヤ型半導体装置 |
ATE139370T1 (de) * | 1990-07-23 | 1996-06-15 | Siemens Nixdorf Inf Syst | Filmträger zur bandautomatischen verdrahtung |
DE69114217T2 (de) * | 1990-08-22 | 1996-04-11 | Nippon Electric Co | Träger für filmmontierte Halbleiter-Vorrichtung. |
FR2678428B1 (fr) * | 1991-06-27 | 1993-09-03 | Bull Sa | Support et element de support de circuits integres et leur procede de fabrication. |
JP2812627B2 (ja) * | 1992-10-30 | 1998-10-22 | 三菱電機株式会社 | テープキャリア、半導体装置試験方法及び装置 |
EP0737025A4 (en) * | 1993-12-24 | 1998-06-17 | Ibiden Co Ltd | PRINTED CIRCUIT BOARD |
GB9515651D0 (en) * | 1995-07-31 | 1995-09-27 | Sgs Thomson Microelectronics | A method of manufacturing a ball grid array package |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5158066A (ja) * | 1974-11-15 | 1976-05-21 | Nippon Electric Co | |
JPS5321567A (en) * | 1976-08-12 | 1978-02-28 | Matsushita Electric Ind Co Ltd | Connecting terminals of semiconductor devices |
JPS5461468A (en) * | 1977-10-26 | 1979-05-17 | Hitachi Ltd | Film wiring substrate and electronic components using it |
-
1984
- 1984-10-09 JP JP21210484A patent/JPS6190453A/ja active Granted
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5158066A (ja) * | 1974-11-15 | 1976-05-21 | Nippon Electric Co | |
JPS5321567A (en) * | 1976-08-12 | 1978-02-28 | Matsushita Electric Ind Co Ltd | Connecting terminals of semiconductor devices |
JPS5461468A (en) * | 1977-10-26 | 1979-05-17 | Hitachi Ltd | Film wiring substrate and electronic components using it |
Also Published As
Publication number | Publication date |
---|---|
JPS6190453A (ja) | 1986-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4949158A (en) | Semiconductor device | |
EP0213575B1 (en) | Method of manufacturing a semiconductor device employing a film carrier tape | |
US5029386A (en) | Hierarchical tape automated bonding method | |
US4806409A (en) | Process for providing an improved electroplated tape automated bonding tape and the product produced thereby | |
US5942795A (en) | Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly | |
JP3588801B2 (ja) | 半導体装置の製造方法 | |
US6627480B2 (en) | Stacked semiconductor package and fabricating method thereof | |
US5357400A (en) | Tape automated bonding semiconductor device and production process thereof | |
JPS6149432A (ja) | 半導体装置の製造方法 | |
JPS62264647A (ja) | チツプキヤリヤを用いた集積回路ボ−ド,及び該集積回路ボ−ドを製作する方法 | |
JPH0380347B2 (ja) | ||
JPH11176885A (ja) | 半導体装置及びその製造方法、フィルムキャリアテープ、回路基板並びに電子機器 | |
JP3420706B2 (ja) | 半導体装置、半導体装置の製造方法、回路基板、回路基板の製造方法 | |
US5086335A (en) | Tape automated bonding system which facilitate repair | |
US6444494B1 (en) | Process of packaging a semiconductor device with reinforced film substrate | |
JP2500574B2 (ja) | フィルムキャリヤ―を用いた半導体装置の製造方法 | |
JPH0558657B2 (ja) | ||
JPS6246537A (ja) | フィルムキャリヤ半導体装置の電気試験方法 | |
EP0170022B1 (en) | Semiconductor power device package for surface mounting | |
JPS62147741A (ja) | 半導体素子の選別用基板および半導体素子の選別方法 | |
JPH02188939A (ja) | 半導体装置の製造方法 | |
JP2626081B2 (ja) | フィルムキャリヤ半導体装置 | |
JPH02252251A (ja) | フィルムキャリヤーテープ | |
JPH0445986B2 (ja) | ||
JPS6344302B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |