JPH0378247A - 半導体チップ放熱実装構造 - Google Patents
半導体チップ放熱実装構造Info
- Publication number
- JPH0378247A JPH0378247A JP1214144A JP21414489A JPH0378247A JP H0378247 A JPH0378247 A JP H0378247A JP 1214144 A JP1214144 A JP 1214144A JP 21414489 A JP21414489 A JP 21414489A JP H0378247 A JPH0378247 A JP H0378247A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- gap
- heat sink
- chip
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 230000005855 radiation Effects 0.000 title abstract description 4
- 229920005989 resin Polymers 0.000 claims abstract description 11
- 239000011347 resin Substances 0.000 claims abstract description 11
- 230000017525 heat dissipation Effects 0.000 claims description 12
- 239000012790 adhesive layer Substances 0.000 abstract description 7
- 239000000463 material Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- JRBRVDCKNXZZGH-UHFFFAOYSA-N alumane;copper Chemical compound [AlH3].[Cu] JRBRVDCKNXZZGH-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000000191 radiation effect Effects 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、高電力のT A B (=Tape Aut
omatedBonding)実装構造の半導体チップ
放熱実装構造に関する。
omatedBonding)実装構造の半導体チップ
放熱実装構造に関する。
この種の半導体チップ放熱実装構造の従来技術としでは
、特公昭62−5341号に開示される技術がある。
、特公昭62−5341号に開示される技術がある。
第3図は上記従来例を示す断面図であり、図において、
1はTAB実装構造の半導体チップ、2は配線基板であ
り、前記半導体チップ1はリード3の端部3aにてイン
ナーリードボンディングされた後、配線基板2にリード
3の端部3bにてアウターリードボンディングされる。
1はTAB実装構造の半導体チップ、2は配線基板であ
り、前記半導体チップ1はリード3の端部3aにてイン
ナーリードボンディングされた後、配線基板2にリード
3の端部3bにてアウターリードボンディングされる。
通常、前記配線基板2はアルミナセラミック等の熱伝導
性を考慮した材料が使用される。
性を考慮した材料が使用される。
4は配線基板2に接着層5を介して接着固定されたヒー
トシンクである。
トシンクである。
以上の構成により、半導体チップ1の熱は、配線基板2
を介してヒートシンク4に伝わり、放熱フィン等で放熱
されていた。
を介してヒートシンク4に伝わり、放熱フィン等で放熱
されていた。
しかしながら、上述した構成の従来技術によれば、ヒー
トシンクと半導体チップ間に配線基板及び接着層が介在
しているため、放熱に際し配線基板の熱抵抗が大きく係
わってきて、良好な放熱作用が得られないという問題が
あった。
トシンクと半導体チップ間に配線基板及び接着層が介在
しているため、放熱に際し配線基板の熱抵抗が大きく係
わってきて、良好な放熱作用が得られないという問題が
あった。
すなわち、熱抵抗をRとすると、
R=
・・・ (1)
λ A
t・・・板厚
λ・・・熱伝導率
A・・・面積
の関係があり、通常のアルミナセラミック基板では、λ
は銅アルミニュウム等ヒートシンク材の1710〜1/
20の値であり、又板厚tも接着層などと比べかなり厚
いため、Rが大きい値となる。
は銅アルミニュウム等ヒートシンク材の1710〜1/
20の値であり、又板厚tも接着層などと比べかなり厚
いため、Rが大きい値となる。
本発明は、以上の問題点に鑑み、放熱に際する熱抵抗を
最小限度まで小さくする構成を得て、良好な放熱作用を
有する半導体チップ放熱実装構造を提供することを目的
とする。
最小限度まで小さくする構成を得て、良好な放熱作用を
有する半導体チップ放熱実装構造を提供することを目的
とする。
〔課題を解決するための手段〕
上記目的を達成するため、本発明は、半導体チップとヒ
ートシンクを最大限に近づけるとともに、両者の間隙を
最小限にする。
ートシンクを最大限に近づけるとともに、両者の間隙を
最小限にする。
すなわち、半導体チップを実装する配線基板にヒートシ
ンクを接着固定して半導体チップの放熱を行う半導体チ
ップ放熱実装構造において、前記配線基板の半導体チッ
プ実装部を貫通穴とし、該貫通穴に半導体チップを収容
し、該半導体チップとヒートシンクの間隙に熱伝導性樹
脂を充填したことを特徴とする。
ンクを接着固定して半導体チップの放熱を行う半導体チ
ップ放熱実装構造において、前記配線基板の半導体チッ
プ実装部を貫通穴とし、該貫通穴に半導体チップを収容
し、該半導体チップとヒートシンクの間隙に熱伝導性樹
脂を充填したことを特徴とする。
以上の構成により、本発明は、配線基板の貫通穴に半導
体チップを収容した状態で半導体チップを実装するので
、ヒートシンクと半導体チップの距離は最短となる。
体チップを収容した状態で半導体チップを実装するので
、ヒートシンクと半導体チップの距離は最短となる。
このとき、配線基板の板厚のばらつき、半導体チップの
板厚のばらつき及び接着材の厚さのばらつきから、半導
体チップとヒートシンクの間に間隙が発生する。
板厚のばらつき及び接着材の厚さのばらつきから、半導
体チップとヒートシンクの間に間隙が発生する。
しかし、半導体チップとヒートシンクの間隙に熱伝導性
樹脂を充填するので、この間隙の熱抵抗を最小限にする
ことができる。
樹脂を充填するので、この間隙の熱抵抗を最小限にする
ことができる。
以下図面に従って実施例を説明する。
第1図は本発明の第1の実施例を示す断面図である。
図において、1はTAB実装構造の半導体チップ、2は
配線基板であり、前記半導体チップ1はリード3の端部
3aにてインナーリードボンディングされた後、配線基
板2にリード3の端部3bにてアウターリードボンディ
ングされる。
配線基板であり、前記半導体チップ1はリード3の端部
3aにてインナーリードボンディングされた後、配線基
板2にリード3の端部3bにてアウターリードボンディ
ングされる。
4は配線基板2に接着層5を介して接着固定されたヒー
トシンクである。
トシンクである。
6は該配線基板2の半導体チップ実装部に予め打ち抜き
加工等により形成した貫通穴であり、該貫通穴6は半導
体チップlを収容したときに半導体チップ1に対し空隙
dを保つ大きさに設定しである。
加工等により形成した貫通穴であり、該貫通穴6は半導
体チップlを収容したときに半導体チップ1に対し空隙
dを保つ大きさに設定しである。
また、配線基板2の板厚のばらつき、半導体チップ1の
板厚のばらつき及び接着層5の厚さのばらつきから、最
小をねらっても0.1mm程度の間隙eが必要である。
板厚のばらつき及び接着層5の厚さのばらつきから、最
小をねらっても0.1mm程度の間隙eが必要である。
このため、この間隙eの熱抵抗を下げるため、半導体チ
ップ1とヒートシンク4の間隙に熱伝導性樹脂7を充填
する。
ップ1とヒートシンク4の間隙に熱伝導性樹脂7を充填
する。
熱伝導性樹脂7としては、非流動性グリース状のものか
、流動性のシリコーン樹脂などを注入後硬化されるもの
でもどちらでも良いが、熱伝導率の高い材料、すなわち
2X10”’ cal/cm−sec″C程度以上で、
且つ温度変化による熱膨張の差を吸収できる様にある程
度の弾性又は塑性を有するものが適している。
、流動性のシリコーン樹脂などを注入後硬化されるもの
でもどちらでも良いが、熱伝導率の高い材料、すなわち
2X10”’ cal/cm−sec″C程度以上で、
且つ温度変化による熱膨張の差を吸収できる様にある程
度の弾性又は塑性を有するものが適している。
第2図は本発明の第2の実施例を示す断面図である。
第2の実施例においては半導体チップ1とヒートシンク
4の間に注入する熱伝導性樹脂7で半導体チップ1を封
止する。
4の間に注入する熱伝導性樹脂7で半導体チップ1を封
止する。
このようにすることで、熱伝導性樹脂7に半導体チップ
1のボンディング部分のコーティングを兼ねさせて、製
造時の工数を低減することができる。
1のボンディング部分のコーティングを兼ねさせて、製
造時の工数を低減することができる。
〔発明の効果]
以上詳細に説明した如く、本発明によれば、半導体チッ
プを実装する配線基板にヒートシンクを接着固定して半
導体チップの放熱を行う半導体チップ放熱実装構造にお
いて、前記配線基板の半導体チップ実装部を貫通穴とし
、該貫通穴に半導体チップを収容し、該半導体チップと
ヒートシンクの間隙に熱伝導性樹脂を充填したので、半
導体チップとヒートシンクを最大限に近づけるとともに
、両者の間隙を最小限にすることができる。
プを実装する配線基板にヒートシンクを接着固定して半
導体チップの放熱を行う半導体チップ放熱実装構造にお
いて、前記配線基板の半導体チップ実装部を貫通穴とし
、該貫通穴に半導体チップを収容し、該半導体チップと
ヒートシンクの間隙に熱伝導性樹脂を充填したので、半
導体チップとヒートシンクを最大限に近づけるとともに
、両者の間隙を最小限にすることができる。
これにより、放熱に際する熱抵抗を最小限度まで小さく
することが可能となり、良好な放熱作用を有する半導体
チップ放熱実装構造を提供するという効果がある。
することが可能となり、良好な放熱作用を有する半導体
チップ放熱実装構造を提供するという効果がある。
第1図は本発明の第1の実施例を示す断面図、第2図は
本発明の第2の実施例を示す断面図、第3図は従来例を
示す断面図である。 ■・・・半導体チップ ・・・配線基板 ・・・リード ・・・ヒートシンク ・・・接着層 ・・・貫通穴 ・・・熱伝導性樹脂
本発明の第2の実施例を示す断面図、第3図は従来例を
示す断面図である。 ■・・・半導体チップ ・・・配線基板 ・・・リード ・・・ヒートシンク ・・・接着層 ・・・貫通穴 ・・・熱伝導性樹脂
Claims (1)
- 【特許請求の範囲】 1、半導体チップを実装する配線基板にヒートシンクを
接着固定して半導体チップの放熱を行う半導体チップ放
熱実装構造において、 前記配線基板の半導体チップ実装部を貫通穴とし、 該貫通穴に半導体チップを収容し、 該半導体チップとヒートシンクの間隙に熱伝導性樹脂を
充填したことを特徴とする半導体チップ放熱実装構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1214144A JPH0378247A (ja) | 1989-08-22 | 1989-08-22 | 半導体チップ放熱実装構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1214144A JPH0378247A (ja) | 1989-08-22 | 1989-08-22 | 半導体チップ放熱実装構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0378247A true JPH0378247A (ja) | 1991-04-03 |
Family
ID=16650958
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1214144A Pending JPH0378247A (ja) | 1989-08-22 | 1989-08-22 | 半導体チップ放熱実装構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0378247A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6999318B2 (en) * | 2003-07-28 | 2006-02-14 | Honeywell International Inc. | Heatsinking electronic devices |
WO2007045112A1 (de) * | 2005-10-20 | 2007-04-26 | Creative Led Gmbh | Leistungsgehäuse für halbleiterchips und deren anordnung zur wärmeabfuhr |
-
1989
- 1989-08-22 JP JP1214144A patent/JPH0378247A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6999318B2 (en) * | 2003-07-28 | 2006-02-14 | Honeywell International Inc. | Heatsinking electronic devices |
WO2007045112A1 (de) * | 2005-10-20 | 2007-04-26 | Creative Led Gmbh | Leistungsgehäuse für halbleiterchips und deren anordnung zur wärmeabfuhr |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5510956A (en) | Electronic part unit or assembly having a plurality of electronic parts enclosed within a metal enclosure member mounted on a wiring layer | |
CA2002213A1 (en) | High Performance Integrated Circuit Chip Package and Method of Making Same | |
JPS63205935A (ja) | 放熱板付樹脂封止型半導体装置 | |
JP2725448B2 (ja) | 半導体装置 | |
JPS60137042A (ja) | 樹脂封止形半導体装置 | |
JPH0846134A (ja) | 半導体装置 | |
JPS60137041A (ja) | 樹脂封止形半導体装置 | |
JPH0378247A (ja) | 半導体チップ放熱実装構造 | |
JP2934421B2 (ja) | ヒートシンクを備えた樹脂封止型半導体装置 | |
JPS59219942A (ja) | チツプキヤリア | |
JPH05211256A (ja) | 半導体装置 | |
JPH0922970A (ja) | 電子部品 | |
JPH09129823A (ja) | 半導体装置 | |
JPS61147554A (ja) | ハイブリツドicモジユ−ル | |
JPS63190363A (ja) | パワ−パツケ−ジ | |
JP2007157801A (ja) | 半導体モジュールとその製造方法 | |
JPH07235633A (ja) | マルチチップモジュール | |
KR100195158B1 (ko) | 반도체 리드프레임 | |
JP2814006B2 (ja) | 電子部品搭載用基板 | |
JPH02240953A (ja) | 半導体装置 | |
JPH04124860A (ja) | 半導体パッケージ | |
JPH09331150A (ja) | 半導体装置 | |
JPH01220889A (ja) | 電子装置 | |
JPH1187576A (ja) | 基 板 | |
JPH11260963A (ja) | 半導体装置及びその製造方法 |