JPH0376446A - タイミングクロック再生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ 伝達装置において、受信されたＣＭＩ符号から位相同期
回路によって符号速度に同期したタイミングクロックを
抽出するタイミングクロック再生回路に関し。

回路規模の小型化と共に、無調整化をも図ることを目的
とし。

位相同期回路の中心発振周波数がデータ符号の平均歯抜
け率に相応する分だけ初期偏差として通常値より高めに
設定されたことを特徴とする。

［産業上の利用分野Ｊ 本発明はＣＭＩ符号方式等の伝送符号を用いるデータ伝
送システムにおいて、受信データ符号がらタイミングク
ロックを再生するタイミングクロック再生回路に関する
。

ＣＭＩ符号等を用いる伝送装置では９例えば受信側回路
での符号識別等を行うために受信データ符号からその符
号速度（シンボルレート）に同期したタイミングクロッ
クを再生することが必要となる。このタイミングクロッ
ク再生回路は小規模な回路構成で実現できることが必要
とされている。

［従来技術１ タイミングクロック再生回路の一般的な構成例が第４図
に示される。このタイミングクロック再生回路は主とし
てクロック抽出回路とＰＬＬ回路（位相同期回路）２と
で構成されている。

クロック抽出回路ｌはＣＭＩ符号方式等の人力データか
ら信号立上り点に同期したクロックを抽出する回路であ
る。ＰＬＬ回路２は電圧制御発振器を含み、抽出回路ｌ
からの出力クロックとの位相比較を行い、この出力クロ
ックに同期した連続的なタイミングクロックを発生する
回路である。

クロック抽出回路ｌおよびＰＬＬ回路２の従来例がそれ
ぞれ第５図および第６図に示される。また第５図中の各
部の信号波形■〜■が第７図のタイムチャート■〜■に
それぞれ示される。

このクロック抽出回路では、ＣＭＩ符号からなる入力デ
ータ■は２分岐されて、その一方はＮ。

Ｒ回路１１３の一方の入力端子に直接に入力され、他方
はバッファ回路１１１およびインバータ回路１１２を介
して反転および若干の遅延が与えられて反転データ■と
された後にＮＯＲ回路１１３の他方の入力端子に入力さ
れる。

これによりＮＯＲ回路１１３の出力としては。

入力データ■の立上がりに同期したクロック■が得られ
るが、このクロック■はＣＭＩ符号の性質上連続したも
のではなく、爾後は部分を含むものである。この爾後は
クロック■を用いてＰＬＬ回路２の電圧制御発振器の発
振周波数を制御した場合、その発振周波数は爾後はクロ
ック■の平均周波数に一致してしまうので１人力データ
のシンボル速度より低い周波数となってしまい、ビット
ずれを起こすことになる。そこで１ｍ抜はクロック■の
爾後は部分を次のようにして補修する。

すなわち９ｍ抜はクロック■とこの爾後はクロック■を
同軸遅延線でｌビットシフトしたクロック■との論理和
をＯＲゲート１１５でとり。

爾後は部分の補修を行ったクロック■を生成する。さら
に、完全を期すため、同様の処理を同軸遅延線１１６．
ＯＲゲート１１７からなる回路で行い、それにより爾後
けのないクロック■を抽出する。

［発明が解決しようとする課題］ 従来のタイミングクロック再生回路は、爾後は部分が補
修された完全なりロックを入力データから抽出するため
に、１ビツトシフト用の同軸遅延線や遅延素子等が必要
であるが、その分回路規模が大きくなり１回路の小型化
を図る上での大きな障害となっている。

またこれら同軸遅延線の遅装置等の調整が必要であり、
この調整に手間がかかるという問題もある。

したがって９本発明の目的は、タイミングクロック再生
回路の回路規模の小型化を図ると共に、遅延線の調整の
ような手間のかかる作業を不要とすることにある。

［課題を解決するための手段］ 第１図は本発明に係る原理説明図である。

本発明に係るタイミングクロック再生回路は。

受信されたデータ符号から位相同期回路３０によって符
号速度ｆ、に同期したタイミングクロックを抽出するタ
イミングクロック再生回路において１位相同期回路３０
の中心発振周波数ｆがデータ符号の平均両波は率に相応
する分Δｆだけ初期偏差として通常値ｆ。より高めに設
定されるように構成される。

［作用１ 一般に９位相同量回路に爾後はクロックを入力した場合
、その出力周波数は爾後はクロックの平均周波数に一致
することになり、崗抜けのない完全なりロックを入力し
た場合よりも幾分か値が低下する。そこでこの低下分を
データ符号の爾後はクロックの平均両波は率から求め、
この低下分を初期偏差Δｆとして、その分だけ位相同期
回路３０の中心発振周波数を通常より高めに設定する。

これによりデータ符号の符号速度ｆ、と位相同期回路３
０の出力周波数ｆとを一致させることができる。

［実施例］ 以下９図面を参照して本発明の詳細な説明する。

第２図には本発明の一実施例としてのタイミングクロッ
ク再生回路が示される。このタイミングクロック再生回
路は伝送装置の受信部に設けられ、受信復調されたＣＭ
Ｉ符号から、その符号速度に同期したタイミングクロッ
クを再生するためのものである。

第２図において、２０は入力されるＣＭＩ符号の波形整
形を行う波形整形回路であり、バッファゲート１１．遅
延素子としてのインバータ１２と１３、排他的ＯＲゲー
ト１４．７リツプフロツク１５を含み構成される。

第３図にはこの波形整形回路２０の各部■〜◎の信号波
形のタイムチャートが示される。図示の如＜、ＣＭｒデ
ータ■は長い同軸線を通ってきているため波形が歪んで
おり、そのままではクロックとして使用できないので、
このＣＭＩデータ■の立上り及び立下り点のクロック■
を回路１２〜１４で抽出し、このクロック■をフリップ
フロップで１回分周することで波形整形されたＣＭＩデ
ータ◎を発生している。

波形整形回路２０で波形整形されたＣＭＩデータ◎は次
に位相同期回路２０に入力される。この位相同期回路２
０は位相比較用の排他的ＯＲゲート２１．ループフィル
タ２２．電圧制御発振器２３を含む一般的な構成のもの
であるが、従来の位相同期間路との相違点として、Ｎ圧
制御発振器２３の中心発振周波数ｆが、従来の通常の電
圧制御発振器２３の中心発振周波ｆｉｆ’、よりも、Ｃ
ＭＩ符号符号点上り及び立下り点の歯抜はクロックの平
均歯抜け率から計算される値Δｆだけ、初期偏差として
高めに設定されている。すなわち。

ｆ＝ｆ、＋Δｆ である。

この初期偏差Δｆは、ＣＭＩ符号の立上り及び立下り点
から得られる歯抜はクロックを従来の位相同期回路で位
相同期させてクロックを抽出した場合に、その抽出クロ
ックの周波数が歯抜はクロックの平均周波数に一致して
しまうために、ＣＭｌ符号速度ｆ、よりも低下するその
低下分の大きさに設定される。

したがって上述の実施例回路では、ＣＭＩ符号のクロッ
ク歯抜けに起因する抽出クロックの周波数低下分を見こ
して、その分だけ電圧制御発振器２３の中心発振周波数
を高めに設定しであるので、ＣＭＩ符号の符号速度ｆ、
と位相同期回路２０の出力周波数ｆとは一致することに
なる。

以上の説明では位相同期回路２０の出力周波数の調整を
電圧制御発振器を調整することにより行うようにしたが
１本発明はこれに限られず１例えばループフィルタ２２
の定数を適当に調整することによっても同じ効果が得ら
れるものである。

また、対象とな伝送符号はＣＭＩ符号に限られるもので
はなく、例えばＨＤＢ３符号、５８６Ｂ符号等からクロ
ックを抽出できる。

［発明の効果〕 本発明によれば、同軸遅延線等が不要になるので１回路
規模を小型にすることができる。また１ビツトシフト用
の同軸遅延線の調整も無くすことができ９回路の無調整
化をさらに進めることができる。

【図面の簡単な説明】

第１図は本発明に係る原理説明図９ 第２図は本発明の一実施例としてのタイミングクロック
再生回路を示すブロック図。 第３図は実施例回路の波形整形回路における各部信号の
タイムチャート。 第４図は一般的なタイミングクロック再生回路の概略を
示すブロック図。 第５図はタイミングクロック再生回路における従来のク
ロック抽出回路の詳細な回路図。 第６図はタイミングクロック再生回路における位相同期
回路の詳細なブロック図、および。 第７図は従来のクロック抽出回路における各部信号のタ
イムチャートである。 図において。 １・・・クロック抽出回路 ２．２０・・・位相同量回路 １１．１１１・・・バッファゲート １２．１３，１１２．　　・・・インバータ１４．２１
・・・排他的ＯＲゲート １５・・・フリップフロップ ２２．２４・・・ループフィルタ ２３．２５・・・電圧制御発振２３ １１３・・・ＮＯＲゲート １１４．１１６・・・同軸遅延線 １１５．１１７・・・ＯＲゲート

Claims (1)

1. 【特許請求の範囲】 受信されたデータ符号から位相同期回路（３０）によっ
   て符号速度（ｆ＿■）に同期したタイミングクロックを
   抽出するタイミングクロック再生回路において、 該位相同期回路（３０）は、その中心発振周波数（ｆ＿
   ３）が該データ符号の平均歯抜け率に相応する分（Δｆ
   ）だけ初期偏差として通常値 （ｆ＿０）より高めに設定されたことを特徴とするタイ
   ミングクロック再生回路。