JPH0375095B2

JPH0375095B2 -

Info

Publication number: JPH0375095B2
Application number: JP23913886A
Authority: JP
Priority date: 1986-10-09
Filing date: 1986-10-09
Publication date: 1991-11-29
Also published as: JPS6394707A

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は、アークタンジエント（ATAN）形
FM復調器に関する。

（従来の技術）デイジタル信号処理によるFM復調器のひとつ
に、ATAN形FM復調器がある。第２図は、
「ICCE85、THAM9.3（JUNE6、1985）、P.132〜
P.133」に紹介されているATAN形FM復調器を
示す。

入力端子１には、下式で表わされるサンプリン
グ（デイジタル化）されたFM信号Ｘ（kT）が入
力される。

Ｘ(kT)＝Asin｛2πfcTk＋θ(kT)｝ θ(kT)＝［∫r(t)dt］_t=kT ……(i) Ａ：振幅、fc：搬送周波数、Ｔ：サンプリング
周期、ｋ：整数、ｒ（ｔ）：変調信号、θ（kT）：
変調信号の積分信号上記FM信号Ｘ（kT）は、90゜移相回路２と遅延
補正回路３に分岐して供給される。90゜移相回路
２の出力Ｙ（kT）は次式で示される。

Ｙ(kT)＝Acos｛2πfcTk＋θ(kT)｝ ……(ii) 一方、前記遅延補正回路３は、入力されるFM
信号Ｘ（kT）の位相が上記FM信号Ｙ（kT）の位
相に一致するように、前記FM信号Ｘ（kT）を遅
延調整して出力する。この調整後のFM信号Ｘ
（kT）と前記FM信号Ｙ（kT）は共に1/4縮小回
路４に導びかれる。

上記1/4縮小回路４は、Ｘ（kT），Ｙ（kT）の絶
対値｜Ｘ（kT）｜、｜Ｙ（kT）｜ならびに各々の
FM信号が存在する象限に基づいて決定される符
号情報ｖ（kT）を出力する。上記絶対値信号｜Ｘ
（kT）｜，｜Ｙ（kT）｜はそれぞれ接続端子９，１
０を介して除算回路５に入力される。

除算回路５は、入力信号間の除算を実行し、商
としてＺ（kT）を出力する。

Ｚ（kT）＝｜Ｘ（kT）｜／｜Ｙ（kT）｜上記Ｚ（kT）は、余弦（｜Ｙ（kT）｜）と正弦
（｜Ｘ（kT）｜との比であり、正接の絶対値を表わ
している。すなわち、Ｚ(kT)＝｜tan｛2πfcTk＋θ(kT)｝｜ ……(iii) である。この正接絶対値Ｚ（kT）は、ATAN
ROM６に入力される。このATAN ROM６は、
入力される絶対値Ｚ（kT）に応じて、その位相値
Ｓ（kT）を出力する。したがつて、Ｓ（kT）は下
式で表わされる。

Ｓ（kT）＝arctan｛Ｚ（kT）｝ ……(iv) ここでＺ（kT）は絶対値であるから、位相Ｓ
（kT）の値は、０Ｓ（kT）π／２ ……(v) に限定されている。この位相情報Ｓ（kT）は、接
続端子１１を介して1/4復元回路７に入力される。

上記1/4復元回路７には、前記位相情報Ｓ（kT）
の他、前述の符号情報ｖ（kT）が入力されてい
る。復元回路７は、両情報Ｓ（kT），ｖ（kT）に
基づいて復元信号Ｕ（kT）を出力する。この復元
信号Ｕ（kT）の値は、FM信号Ｘ（kT），Ｙ（kT）
の値に応じて下式のように求められる。

Ｕ(kT)＝Ｓ(kT)…Ｘ(kT)≧０、Ｙ(kT)≧０＝−Ｓ(kT)
＋π…Ｘ(kT)≧０、Ｙ(kT)＜０＝−Ｓ(kT)＋2π…Ｘ(kT)＜０、Ｙ(kT)≧０＝Ｓ(kT)
＋π…Ｘ(kT)＜０、Ｙ(kT)＜０……(vi) 復元信号Ｕ（kT）は、差分回路８に導びかれ
る。差分回路８は復元信号Ｕ（kT）の差分をと
り、下式に示される復調出力Ｇ（kT）を出力端子
１２に向け出力する。

Ｇ（kT）≒2πfcT＋｜dθ／dt｜_t=kT ＝2πfcT＋Tr（kT） ……(vii) この(vii)式における第２項Tr（kT）が求める復
調信号となる。

（発明が解決しようとする問題点）上述した従来のATAN形復調器は、その回路
規模、特にROMの回路規模が膨大なものとなつ
てしまうという問題点を有する。

いま、除算回路５の入力信号｜Ｘ（kT）｜，｜Ｙ
（kT）｜が共にｎビツトの信号であつたとする。
このとき出力Ｚ（kT）のとり得る値の範囲は、
2^-n〜2ⁿとなるため、Ｚ（kT）のビツト数は2nビ
ツトとなる。この2nビツト信号Ｚ（kT）は
ATAN ROM６に入力されるが、ROM６の出力
Ｓ（kT）をｍビツトとすると、結局ROM６の回
路規模は2²ⁿ×ｍビツトとなる。この値は、例え
ばｎ＝ｍ＝８とすると524Kビツトにもなり、非
常に大きな値となる。

このように従来のATAN形復調器の構成は、
その回路規模が大きく、IC化に不向きなもので
あつた。

本発明は上記問題点に鑑み成されたもので、使
用するROMの回路規模を極力減少させた、IC化
に好適なATAN形復調器を提供することを目的
とする。

［発明の構成］（問題点を解決するための手段）本発明では、除算回路の入力を大小比較し、そ
の大きい方を常に除数とすることにより、商のと
り得る値の範囲を従来より半減させ2ⁿ〜2^oとす
る。これにより除算回路の出力ビツト数、すなわ
ち、120Mの入力ビツト数をｎビツトと半減させ
る。

このとき除算回路の出力は、従来が正接（tan）
に固定されていたのに対し、入力信号の大小によ
り正接あるいは余接（cotan）と変化する。正接
と余接には下式の関係がある。

arccotanx＝π／２−arctanx ……(viii) 本発明では除算回路の出力が余接である場合に
も、上記(viii)の演算をATAN ROMおよびπ／２
発生器、減算器から成る極めて簡易な構成により
実行し、ROMとしてはATAN ROMのみを用い
て余接にも応じた位相値を得られるようにしてい
る。

（作用）上記構成により、ATAN ROMの入力ビツト
を従来の半分であるｎビツトとすることができ、
これによりROMの回路規模も半減させることが
できる（先と同様の例で言えば、256Kビツトと
なる）。よつて、本発明によるATAN形FM復調
は、IC化に極めて好適である。

（実施例）以下、第１図により本発明のATAN形FM復
調器の一実施例を説明する。従来回路と異なるの
は破線枠内の構成であるので、この点について説
明する。

接続端子９，１０にそれぞれ入力されるFM信
号Ｘ（kT），Ｙ（kT）は、大小比較回路２１のＡ、
Ｂ入力端に各々導びかれると共に、選択回路２２
に供給される。前記大小比較回路２１は、入力さ
れる信号間の大小を比較し、その結果に基づき前
記選択回路２２の出力切替えを制御する制御信号
２３を出力する。すなわち、Ａ入力端の信号（Ｘ
（kT））がＢ入力端の信号（Ｙ（kT））より大きい
かもしくは等しい場合には、制御信号２３は
“Ｈ”（高レベル）信号となり、小さい場合には
“Ｌ”（低レベル）信号となる。

上記制御信号２３が“Ｈ”の場合には、選択回
路２２は除算回路２４のＡ、Ｂ入力端に向け各々
Ｘ（kT），Ｙ（kT）を出力し、“Ｌ”のときには逆
にＡ、Ｂ入力端にＹ（kT），Ｘ（kT）を切替えて
出力する。したがつて、除算回路２４のＡ入力端
にはＸ（kT），Ｙ（kT）のいずれか常に大きい方
の信号が入力されることになる。除算回路２４
は、Ａ入力端に供給される信号を被除数、Ｂ入力
端の信号を除数として除算を実行する。よつて、
FM信号Ｘ（kT），Ｙ（kT）の大小により、除算
回路２４の出力Ｚ（kT）は以下の値となる。

いずれの値でも分子は分母と等しいか大である
ので、Ｚ（kT）の値のとり得る範囲は、Ｘ（kt），
Ｙ（kt）がｎビツト信号であるとすると、2ⁿ〜2^o
となり、Ｚ（kT）は最大でもｎビツトの信号であ
る。

上記絶対値信号Ｚ（kT）はATAN ROM２５
に入力される。ATAN ROM２５は、Ｚ（kT）
の値に応じたarctanの値を出力する。このarctan
｛Ｚ（kT）｝は選択回路２６の一方の入力端に導び
かれると同時に符号反転回路２７に供給される。
符号反転回路２７の出力（−arctan｛Ｚ（kT）｝）
は、加算器２８に供給され、π／２の値が加算さ
れる。したがつて、加算器２８の出力は(viii)式の右
辺で表わされ、結局、arccotan｛Ｚ（kT）｝と等し
いものとなる。このarccotan｛Ｚ（kT）｝は前記選
択回路２６の他方の入力端に入力される。

前記arctan｛Ｚ（kT）｝、arccotan｛Ｚ（kT）｝が
入力される前記選択回路２６は、前記制御信号２
３により切替制御され、いずれかの一方の値を位
相情報Ｓ（kT）として出力する。すなわち、制御
信号が“Ｈ”（｜Ｘ（kT）｜｜Ｙ（kT）｜）のと
きには(ix)式に示したように｜Ｚ（kT）｜＝tanαで
あるので、arctan｛Ｚ（kT）｝を、また“Ｌ”（｜
Ｙ（kT）｜＞｜Ｘ（kT）｜）のときには｜Ｚ（kT）
｜＝cotanαなのでarccotan｛Ｚ（kT）｝を各々Ｓ
（kT）として出力する。これによりＳ（kT）はＺ
（kT）の正確な位相情報となる。

以後、上記位相情報Ｓ（kT）の処理は、前述の
従来回路と同様に行われ、最終的に差分回路８に
接続する出力端子１２に復調信号を得ることがで
きる。

［発明の効果］以上説明した本発明によれば、ATAN ROM
２５の入力信号Ｚ（kT）のビツト数を従来の半分
であるｎビツトとすることができる。したがつ
て、その出力信号arctan｛Ｚ（kT）｝のビツト数を
ｍとすれば、本発明に用いられるATAN ROM
２５の回路規模は、2ⁿ×ｍビツトとなり、従来に
比べ半減する。これにより、IC化を進める上で
障害となつていたROMの回路規模の縮小を図る
ことにより、ICに好適なATAN形FM復調回路
を得ることができる。

【図面の簡単な説明】

第１図は本発明に係るATAN形FM復調回路
の一実施例を示す構成図、第２図は従来の
ATAN形FM復調回路の構成図である。２……移相回路、４……1/4縮小回路、７……
１／４復元回路、８……差分回路、２１……大小比
較回路、２２，２６……選択回路、２３……制御
信号、２４……除算回路、２５……ATAN
ROM、２７……反転回路、２８……加算器、Ｘ
（kT），Ｙ（kT）……FM信号、Ｚ（kT）……除算
結果、Ｓ（kT）……位相情報、ｖ（kT）……符号
情報、Ｕ（kT）……復元信号。

Claims

【特許請求の範囲】１入力FM信号の位相を90゜移相する90゜移相回
路と、前記入力FM信号ならびに前記90゜移相回路
の出力するFM信号の各々の符号を検出し符号情
報として出力すると共に、これらFM信号の絶対
値を第１のFM信号ならびに第２のFM信号とし
て出力する1/4縮小回路と、前記第１、第２の
FM信号間の大小比較を行なう大小比較回路と、
この大小比較回路が比較結果に基づき出力する制
御信号により、前記第１、第２のFM信号のうち
いずれか大きい方を第１出力とし、小さい方を第
２出力とする第１の選択回路と、前記第１出力を
被除数とし前記第２出力を除数として除算を実行
する除算回路と、この除算回路の出力する除算結
果を変数とするアークタンジエント値を出力する
記憶回路と、前記アークタンジエント値に基づき
アークコタンジエント値を出力する手段と、前記
第１出力が前記第１のFM信号であるときには前
記アークタンジエント値を、また前記第１出力が
前記第２のFM信号であるときは前記アークコタ
ンジエント値を前記制御信号に基づき位相情報と
して選択出力する第２の選択回路と、前記符号情
報に基づき前記位相情報を修正し復元信号として
出力する1/4復元回路と、前記復元信号の差分を
とり復調信号を出力する差分回路とを具備するこ
とを特徴とするアークタンジエント形FM復調
器。２アークコタンジエント値を出力する手段は、
アークタンジエント値の符号を反転する反転回路
と、この反転回路の出力にπ／２を加算しアーク
コタンジエント値として出力する加算器とから成
ることを特徴とする特許請求の範囲第１項記載の
アークタンジエント形FM復調回路。