JPH0374743A - 記憶装置のインタフェースチェック方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 記憶装置の記憶部に供給する起動信号をチエツクするよ
うにした記憶装置のインタフェースチェック方式に関し
、 不要な信号１回路の削減を目的とし、 記憶部に対して起動信号を送ってデータの読み出しを行
い、この起動信号と共にライト信号を送ってデータの書
き込みを行う記憶装置のインタフェースチェック方式に
おいて、ライト信号が入力されたときに起動信号の入力
の有無を検出する第１の検出手段と、読み出したデータ
を一旦格納する格納手段と、起動信号が入力されたとき
に、記憶部から出力されるデータを格納手段に格納し、
起動信号が入力されないときに、誤りが検出されるデー
タを格納手段に格納するデータ設定手段と、格納手段に
格納されたデータの誤りを検出する第２の検出手段とを
備えるように構成する。

〔産業上の利用分野〕

本発明は、記憶装置の記憶部に供給する起動信号をチエ
ツクするようにした記憶装置のインタフェースチェック
方式に関するものである。

〔従来の技術〕

第３図に、計算機システムの構成を示す。図に示した計
算機システムは、計算機システム全体の制御あるいは演
算を行う中央処理装置（ＣＰＵ）３１１と、入出力装置
３２３との間のデータの入出力制御を行うチャネル処理
装置（Ｃ）（Ｐ）３２１と、中央処理装置３１１の主記
憶として機能する記憶装置（ＭＳＵ）３３１と、記憶装
置３３１と他の処理装置との間のデータの入出力を制御
する記憶制御装置（ＭＣＵ）３４１とを備えている。

中央処理装置３１１は、記憶装置３３１に格納されてい
るプログラムを実行して演算、制御等の動作を行い、記
憶装置３３１に対して必要なデータの読み書きを行う。

また、チャネル処理装置３２１は、中央処理装置３１１
からの指示に応じて起動され、ディスク装置、デイスプ
レィ等の入出力装置３２３と記憶装置３３１との間のデ
ータの入出力制御を行う。

一般にこのような計算機システムに使用されている記憶
装置３３１は、データを格納する１つないしは複数の記
憶部（バンク）と、これらの各記憶部に起動信号、ライ
ト信号等の各種の信号を供給すると入出力データを保持
する制御回路とを有している。

例えば、中央処理装置３１１からデータのライト（書き
込み）が指示されると、上述した記憶装置３３１内の制
御回路は、書き込むデータをライト用レジスタに格納す
ると共に、該当するバンクに起動信号及びライト信号を
送る。これらの信号を受は取ったバンクはアドレス指定
された場所にライト用レジスタのデータを格納する。反
対に、データを読み出す場合は、記憶装置３３１内の制
御装置は該当するバンクに起動信号を送る。ライト信号
が未入力の状態で起動信号を受は取ったバンクは、アド
レス指定されたデータを出力する。

このような計算機システムの記憶装置３３１においては
、記憶部から読み出されるデータに誤りがないかどうか
、起動信号等が正常に出力されているかどうかなどをチ
ャネルする機構が備っており、信頼性を向上させている
。

［発明が解決しようとする課題〕 ところで、上述した記憶装置３３１において起動信号の
出力をチエツクする場合、出力された起動信号に対応し
て返送される応答信号及びこの応答信号を作成する回路
、確認する回路等の余分な信号２回路が必要であるとい
う問題点があった。

これらの信号及び回路を用いる場合、記憶装置３３１の
装置構成が複雑になると共に、起動信号と並行して応答
信号の返送タイミングを規定する必要があるため制御も
複雑になる。また、高速化のために記憶装置３３１に数
十ないし数百のバンクを備える場合には、各バンク毎に
起動信号を供給するため、各バンク対応に応答信号を作
成する回路及び確認する回路が必要になる。

本発明は、このような点にかんがみて創作されたもので
あり、応答信号及びこの応答信号の作成回路、１認回路
等の不要な信号２回路を削減することができる記憶装置
のインタフェースチェック方式を提供することを目的と
している。

〔課題を解決するための手段〕

第１図は、本発明の記憶装置のインタフェースチェック
方式の原理ブロック図である。

図において、記憶部１１１に対して起動信号を送ってデ
ータの読み出しを行い、この起動信号と共にライト信号
を送ってデータの書き込みを行う記憶装置のインタフェ
ースチェック方式における第１の検出手段１２１は、ラ
イト信号が入力されたときに起動信号の入力の有無を検
出する。

格納手段１３１は、読み出したデータを−旦格納する。

データ設定手段１４１は、起動信号が入力されたときに
、記憶部１１１から出力されるデータを格納手段１３１
に格納し、起動信号が入力されないときに、誤りが検出
されるデータを格納手段１３１に格納する。

第２の検出手段１５１は、格納手段１３１に格納された
データの誤りを検出する。

従って、データの書き込み時には第１の検出手段１２１
の検出結果に従って、データの読み出し時には第２の検
出手段１５１の検出結果に従って起動信号のチエツクを
行うように構成されている。

〔作　用〕

記憶部１１１にデータの書き込みを行う場合、起動信号
と共にライト信号を入力してデータの書き込みを行う。

このとき、第１の検出手段１２１は、ライト信号の入力
に応じて起動信号の入力の有無のチエツクを行う。

記憶部１１１からデータの読み出しを行う場合、データ
設定手段１４１は起動信号の入力に応じて記憶部１１１
から出力されたデータを格納手段１３１に格納し、この
格納データが読み出しデータとして取り出される。

また、データ設定手段１４１は、起動信号が入力されな
いときには、誤りが検出されるデータを格納手段１３１
に格納する。このとき、第２の検出手段１５１は、格納
手段１３１の格納データに基づいて誤りを検出し、この
検出結果によって起動信号の入力の有無がチエツクされ
る。

本発明にあっては、データの書き込み時にはライト信号
に応じて起動信号の有無をチエツクし、データの読み出
し時には起動信号の未入力に応じてデータに誤りを生じ
させることにより起動信号をチエツクする。

〔実施例〕

以下、図面に基づいて本発明の実施例について詳細に説
明する。

第２図は、本発明の記憶装置のインタフェースチェック
方式を適用した一実施例における記憶装置の構成を示す
。尚、この記憶装置を含む計算機システムは第３図に示
した構成を有するものとする。

第２図において、２１１はインタフェース信号チエツク
回路を、２１３はリードデータ設定回路を、２２１は記
憶部を、２３１はライトデータレジスタを、２３３はリ
ードデータレジスタを、２４１はＥＣＣ回路をそれぞれ
示している。

また、記憶装置には、上述した構成の他に各種の制御信
号やアドレスを作成する制御部２５１が備わっている。

尚、この制御部２５１の機能は第３図に示した記憶制御
装置３４１に持たせるようにしてもよい。

制御部２５１は、記憶装置に対するアクセス要求を受は
付けて各種の制御信号を出力する。例えば、データリー
ド（読み出し）のアクセス要求に対しては、起動信号（
Ｇｏ）、アドレス（ＡＤＲ８）、パリティ信号（ＰＡＲ
ＩＴＹ）を作成して出力する。また、データライト（書
き込み）のアドレス要求に対しては、起動信号、ライト
信号（ＷＲＩＴＥ）、アドレス、パリティ信号を作成し
て出力する。

以下、データリード時、データライト時におけるデータ
の入出力動作及び起動信号のチエツク動作について、場
合を分けて説明する。

ｉ　Ｉ−ド　の データリード時に起動信号、アドレス、パリティ信号が
入力されると、インタフェース信号チエツク回路２１１
は、起動信号をイネーブル信号としてアドレスのパリテ
ィチエツクを行う。このパリティチエツクはパリティ信
号に基づい・て行われる。

また、これらの起動信号及びアドレスが、インタフェー
ス信号チエツク回路２１１を介して、あるいは別経路に
て、記憶部２２１に入力される。

その結果、このアドレスによって指定された格納場所の
データが読み出され、記憶部２２１から出力される。

上述した起動信号はリードデータ設定回路２１３にも入
力されており、リードデータ設定回路２１３はこの起動
信号の入力に応じて、記憶部２２１から出力されるデー
タ（リードデータ）をり−ドデータレジスタ２３３にセ
ットする。

ＥＣＣ回路２４１は、リードデータレジスタ２３３にセ
ットされたデータに対して、データに含まれるエラー訂
正符号（ＥＣＣ）に基づいたエラーの検出、及び発生し
たエラーが１ビツトエラーである場合にはデータの訂正
を行う。ＥＣＣ回路２４１からは、誤り訂正符号を除い
たデータのみが出力され、このデータは制御部２５１を
介して記憶制御装置に送られる。

また、リードデータ設定回路２１３は、上述したような
データリード時以外、すなわち起動信号が入力されない
ときには、複数ビットエラーとして検出されるエラーデ
ータをリードデータレジスタ２３３にセットする。従っ
て、データリード時に、起動信号がインタフェース信号
チエツク回路２１１に入力されない場合には、ＥＣＣ回
路２４１においてデータの複数ビットエラーとして検出
される。エラーが検出されるとＥＣＣ回路２４１からエ
ラー信号が出力される。

例えば、ＥＣＣ回路２４１からエラー信号（記憶部２２
１から出力されたリードデータに複数ビットエラーが発
生した場合のエラー信号を含む）が出力されると、計算
機システムに備わった図示しないサービスプロセッサ（
ｓｖｐ）によって障害箇所の点検等が行われる。

ｉｉ−−−イト データライト時に起動信号、ライト信号、アドレス、パ
リティ信号が入力されると、インタフェース信号チエツ
ク回路２１１は、起動信号をインタフェース信号として
ライト信号及びアドレスのパリティチエツクを行う、こ
のパリティチエツクはパリティ信号に基づいて行われる
。

また、これらの起動信号２ライト信号及びアドレスが、
インタフェース信号チエツク回路２１１を介して、ある
いは別経路にて、記憶部２２１に入力される。その結果
、このアドレスによって指定された格納場所に、ライト
データレジスタ２３１にセットされたデータがライトデ
ータとして格納される。

このライトデータレジスタ２３１に格納するライトデー
タはＥＣＣ回路２４１によって作成される。ＥＣＣ回路
２４１は、制御部２５１を介して入力される記憶制御装
置からのデータに対して、誤り訂正符号を作成、付加し
たライトデータを出力して、ライトデータレジスタ２３
１へのセットを行う。

また、インタフェース信号チエツク回路２１１は、デー
タライト時に入力されるライト信号に応じて、−緒に起
動信号が入力されているか否か（制御部２５１から正常
に起動信号が出力されているか否か）をチエツクする。

ライト信号のみが単独で入力されている場合には、入力
されるはずの起動信号が何らかの障害により入力されて
いないことになるので、インタフユース信号チエツク回
路２１１はエラー信号を出力する。

例えば、インタフェース信号チエツク回路２１１からエ
ラー信号（パリティエラー時等のエラー信号も兼ねてい
る）が出力されると、す・−ビスプロセッサによって障
害箇所の点検等が行われる。

このように、障害等によって起動信号の出力が正常に行
われない場合には、ＥＣＣ回路２４１による複数ビット
エラーとして（データリード時）、あるいはインタフェ
ース信号チエツク回路２１１によるエラーとして（デー
タライト時）、通常動作において発生したリードデータ
のエラーあるいはパリティエラーと同様に検出される。

従って、起動信号チエツク用の応答信号を作成１確認す
る回路が不要であり、装置構成を簡略化することができ
る。

尚、実施例では、１つの記憶部２２１に対して起動信号
を送る場合を考えたが、複数のバンクを有する記憶装置
の場合には、第２図の制御部２５１以外の構成をバンク
の数に対応して備え、制御部２５１から該当する記憶部
に対して起動信号を送るようにする。

また、実施例では、サブサービスプロセッサによって障
害の解析を行うようにしたが、起動信号の発信元である
制御部２５１（あるいは記憶制御装置）等にエラー信号
を送って動作の停止したり、エラー発生の旨を使用者に
通知するようにしてもよい。

〔発明の効果］ 上述したように、本発明によれば、データの書き込み時
にはライト信号に応じて起動信号の有無をチエツクし、
データの読み出し時には起動信号の未入力に応じてデー
タに誤りを生じさせることによって起動信号をチエツク
することにより、起動信号チエツク用の応答信号及びこ
の応答信号の作成回路、ｆｌｌ開回路の不要な信号２回
路が削減できるので、実用的には極めて有用である。

【図面の簡単な説明】

第１図は本発明の記憶装置のインタフェースチェック方
式の原理ブロック図、 第２図は本発明の一実施例による記憶装置の構成図、 第３図は計算機システムの構成図である。 図において、 １１１は記憶部、 １２１は第１の検出手段、 １３１は格納手段、 １４１はデータ設定手段、 １５１は第２の検出手段、 ２１１はインタフェース信号チエツク回路、２１３はリ
ードデータ設定回路、 ２２１は記憶部、 ２３１はライトデータレジスタ、 ２３３はリードデータレジスタ、 ２４１はＥＣＣ回路、 ２５１は制御部、 ３１１は中央処理装置、 ３２１はチャネル処理装置、 ３２３は入出力装置、 ３３１は記憶装置、 ３４１は記憶制御装置である。 ４＆ｅ目の滑工！ヲ′０ヅク図 第１図

Claims (1)

【特許請求の範囲】
1. （１）記憶部（１１１）に対して起動信号を送ってデー
   タの読み出しを行い、この起動信号と共にライト信号を
   送ってデータの書き込みを行う記憶装置のインタフェー
   スチェック方式において、前記ライト信号が入力された
   ときに前記起動信号の入力の有無を検出する第１の検出
   手段（１２１）と、 読み出したデータを一旦格納する格納手段（１３１）と
   、 前記起動信号が入力されたときに、前記記憶部（１１１
   ）から出力されるデータを前記格納手段（１３１）に格
   納し、前記起動信号が入力されないときに、誤りが検出
   されるデータを前記格納手段（１３１）に格納するデー
   タ設定手段（１４１）と、 前記格納手段（１３１）に格納されたデータの誤りを検
   出する第２の検出手段（１５１）と、を備えるように構
   成したことを特徴とする記憶装置のインタフェースチェ
   ック方式。