JPH0374050U - - Google Patents
Info
- Publication number
- JPH0374050U JPH0374050U JP13489789U JP13489789U JPH0374050U JP H0374050 U JPH0374050 U JP H0374050U JP 13489789 U JP13489789 U JP 13489789U JP 13489789 U JP13489789 U JP 13489789U JP H0374050 U JPH0374050 U JP H0374050U
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- abnormality detection
- memory
- detection circuit
- codes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005856 abnormality Effects 0.000 claims description 6
- 238000001514 detection method Methods 0.000 claims description 5
- 238000012806 monitoring device Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Debugging And Monitoring (AREA)
Description
第１図は本案の一実施例の構成図、第２図はプ
ログラムコードメモリと同一アドレス空間に対に
配置された区別コードメモリの関係図である。 １……ＣＰＵ、２……プログラムコードメモリ
、３……区別コードメモリ、４……トレースメモ
リ、５……異常検出回路、６……トレース制御回
路。
ログラムコードメモリと同一アドレス空間に対に
配置された区別コードメモリの関係図である。 １……ＣＰＵ、２……プログラムコードメモリ
、３……区別コードメモリ、４……トレースメモ
リ、５……異常検出回路、６……トレース制御回
路。
Claims (1)
- 【実用新案登録請求の範囲】 １ ＣＰＵとそれを動作させるプログラムコード
を保持するメモリとによつて構成されるコンピユ
ータシステムにおいて、プログラムコードを保持
したメモリ内のオペコードと他のコードを区別す
る区別コードを保持したメモリと、ＣＰＵがオペ
コードをフエツチする時にオペコード以外のデー
タが入つているアドレスを参照した場合にＣＰＵ
が暴走したと判定する異常検出回路と、ＣＰＵの
アドレスバスが変化するたびにアドレス及びデー
タを記憶し続けるトレースメモリから成り、異常
検出回路が異常を検出するとトレースメモリのト
レースを停止させ異常検出点までのＣＰＵの動き
をトレースメモリに残すことを特徴とするＣＰＵ
動作監視装置。 ２ 請求範囲第１項において、ＣＰＵがオペコー
ドをフエツチする以外の時にオペコードのデータ
が入つているアドレスを参照した場合異常検出回
路が、ＣＰＵの暴走と判定するように構成したこ
とを特徴とするＣＰＵ動作監視装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13489789U JPH0374050U (ja) | 1989-11-22 | 1989-11-22 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13489789U JPH0374050U (ja) | 1989-11-22 | 1989-11-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0374050U true JPH0374050U (ja) | 1991-07-25 |
Family
ID=31682200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13489789U Pending JPH0374050U (ja) | 1989-11-22 | 1989-11-22 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0374050U (ja) |
-
1989
- 1989-11-22 JP JP13489789U patent/JPH0374050U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0374050U (ja) | ||
| JPH04128961A (ja) | マルチプロセッサ制御方式 | |
| JP2890779B2 (ja) | 通信制御装置におけるトレース情報収集方式 | |
| JPS6020779B2 (ja) | 複合形電子計算機システム | |
| JPH0280807U (ja) | ||
| JPH0350253U (ja) | ||
| JPH0317839U (ja) | ||
| JPS59169650U (ja) | デバツグ装置 | |
| JPS58150184U (ja) | 車両用異常警報装置 | |
| JPS596202U (ja) | シ−ケンス制御装置 | |
| JPS62109240U (ja) | ||
| JPS63118650U (ja) | ||
| JPS63170752A (ja) | トレ−ス回路 | |
| JPH01147446U (ja) | ||
| JPS61271540A (ja) | 暴走処理回路 | |
| JPS63143948U (ja) | ||
| JPH01201741A (ja) | トレース回路 | |
| JPS605541U (ja) | マルチプロセツサ計算機 | |
| JPH11212858A (ja) | メモリプール領域管理方法及び装置 | |
| JPS607080U (ja) | マイクロプロセツサアナライザ | |
| JPS61196337A (ja) | メモリの未使用領域アクセス検出方式 | |
| JPH0382439U (ja) | ||
| JPH0334146U (ja) | ||
| JPS6389197U (ja) | ||
| JPS62166541U (ja) |