JPS59169650U - デバツグ装置 - Google Patents

デバツグ装置

Info

Publication number
JPS59169650U
JPS59169650U JP6283783U JP6283783U JPS59169650U JP S59169650 U JPS59169650 U JP S59169650U JP 6283783 U JP6283783 U JP 6283783U JP 6283783 U JP6283783 U JP 6283783U JP S59169650 U JPS59169650 U JP S59169650U
Authority
JP
Japan
Prior art keywords
processor
display
memory
register
contents
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6283783U
Other languages
English (en)
Inventor
高木　治夫
義則 高橋
Original Assignee
オムロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オムロン株式会社 filed Critical オムロン株式会社
Priority to JP6283783U priority Critical patent/JPS59169650U/ja
Publication of JPS59169650U publication Critical patent/JPS59169650U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図は本考案の１実施例に係をデバッグ装置の概略の
構成を示すブロック図、第２図は第１図のデバッグ装置
の動作説明のためのフローチャートである。 １・・・デバッグ装置、２・・・プロセッサ、３・・・
メモリ、４・・・表示器、５・・・−ステップ実行制御
回路、６・・・インターフェース回路、１０・・・実機
システム、１１・・・プロセッサ、１２・・・メモリ、
１３・・・システムバス。

Claims (1)

    【実用新案登録請求の範囲】
  1. プロセッサとメモリとを備えた実機システムのシステム
    バスもしくは該プロセッサのリード端子に接続されて該
    実機システムのプログラムデバッグを行なうデバッグ装
    置であって、前記プロセッサの１ステップ動作を制御す
    るステップ実行制御回路と、前記プロセッサのレジスタ
    や前記メモリの所定のエリアの内容を表示する表示器と
    、該プロセッサに１ステップ動作を実行させた前後で該
    レジスタやメモリエリアの内容が変化したことを検出す
    るデータ比較手段と、該比較手段において該レジスタや
    メモリエリアの内容が変化したことが検出されたとき該
    表示器の該当する表示エリアの表示を他の表示エリアと
    は異なる状態で表示する表示制御手段とを具備すること
    を特徴とするデバッグ装置。
JP6283783U 1983-04-28 1983-04-28 デバツグ装置 Pending JPS59169650U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6283783U JPS59169650U (ja) 1983-04-28 1983-04-28 デバツグ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6283783U JPS59169650U (ja) 1983-04-28 1983-04-28 デバツグ装置

Publications (1)

Publication Number Publication Date
JPS59169650U true JPS59169650U (ja) 1984-11-13

Family

ID=30193022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6283783U Pending JPS59169650U (ja) 1983-04-28 1983-04-28 デバツグ装置

Country Status (1)

Country Link
JP (1) JPS59169650U (ja)

Similar Documents

Publication Publication Date Title
JPS59169650U (ja) デバツグ装置
JPH0229455Y2 (ja)
JPS59169651U (ja) デバツグ装置
JPS59174645U (ja) デバツグ装置
JP2503838Y2 (ja) マイクロプロセッサ装置
JPS5844642U (ja) デバツグ装置
JPS5851333U (ja) プログラム処理装置
JPS59182756U (ja) マイクロコンピユ−タ
JPS6257836U (ja)
JPH0196042U (ja)
JPS6052503U (ja) シ−ケンス制御装置
JPS5844640U (ja) マイクロプロセツサアナライザ
JPS59174644U (ja) デバツグ装置
JPS59118041U (ja) 計算機
JPS5949252U (ja) アドレス制御装置
JPS59108906U (ja) 制御装置の仕様デ−タ表示装置
JPS60170854U (ja) マイクロコンピユ−タ
JPS6090694U (ja) 時計装置
JPH0280807U (ja)
JPS5819378U (ja) 自動販売機の制御装置
JPS5984627U (ja) 電子計算機に内蔵されたインタ−バルタイマ
JPS6142602U (ja) 自動車用制御装置
JPS59122635U (ja) ８ビツトマイクロプロセツサ用プログラムデバツグ装置
JPS594044U (ja) 端末制御装置
JPS596249U (ja) 図形処理装置