JPS6257836U - - Google Patents
Info
- Publication number
- JPS6257836U JPS6257836U JP15036085U JP15036085U JPS6257836U JP S6257836 U JPS6257836 U JP S6257836U JP 15036085 U JP15036085 U JP 15036085U JP 15036085 U JP15036085 U JP 15036085U JP S6257836 U JPS6257836 U JP S6257836U
- Authority
- JP
- Japan
- Prior art keywords
- data
- bus
- breakpoint
- latch
- latch circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Description
第1図はこの考案の一実施例によるブレークポ
イント制御装置を示す図、第2図は従来のブレー
クポイント制御装置を示す図である。 1は条件バス、3はメモリ装置、4はエミユレ
ーシヨンバス、7はブレークポイント割込線、9
はラツチ回路、11はバツフア回路、12はラツ
チデータバス、13はラツチリード線。なお図中
、同一符号は同一、又は相当部分を示す。
イント制御装置を示す図、第2図は従来のブレー
クポイント制御装置を示す図である。 1は条件バス、3はメモリ装置、4はエミユレ
ーシヨンバス、7はブレークポイント割込線、9
はラツチ回路、11はバツフア回路、12はラツ
チデータバス、13はラツチリード線。なお図中
、同一符号は同一、又は相当部分を示す。
Claims (1)
- CPUのアドレスバスとステータス線を含んだ
エミユレーシヨンバスと、エミユレーシヨンバス
の情報を随時保持するラツチ回路と、ラツチ回路
を通したエミユレーシヨンバスの情報によつてブ
レークポイントデータを読出すメモリ装置と、ブ
レークポイントデータを割込としてCPUに知ら
せるブレークポイント割込線と、ブレークポイン
ト条件を設定する条件バスと、割込処理時にラツ
チ回路のデータを読みとるラツチデータバスと、
ラツチ回路のデータをラツチデータバスに通過さ
せる制御を行うバツフア装置と、その通過タイミ
ングをバツフア装置に知らせるラツチリード線を
備えたことを特徴とするブレークポイント制御装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15036085U JPS6257836U (ja) | 1985-10-01 | 1985-10-01 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15036085U JPS6257836U (ja) | 1985-10-01 | 1985-10-01 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6257836U true JPS6257836U (ja) | 1987-04-10 |
Family
ID=31066431
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15036085U Pending JPS6257836U (ja) | 1985-10-01 | 1985-10-01 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6257836U (ja) |
-
1985
- 1985-10-01 JP JP15036085U patent/JPS6257836U/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6257836U (ja) | ||
JPS59169651U (ja) | デバツグ装置 | |
JPS6047058U (ja) | チヤネル制御装置 | |
JPS59174645U (ja) | デバツグ装置 | |
JPS5984627U (ja) | 電子計算機に内蔵されたインタ−バルタイマ | |
JPS59142839U (ja) | プログラムの複写防止装置 | |
JPS6095654U (ja) | デ−タ転送制御装置 | |
JPS59169650U (ja) | デバツグ装置 | |
JPS58148799U (ja) | メモリ保護機構 | |
JPS6057855U (ja) | デュアルcpu方式情報処理装置 | |
JPS5851336U (ja) | ダイレクト・メモリ・アクセス制御回路 | |
JPS6010308U (ja) | リレ−出力回路 | |
JPS60180051U (ja) | データ伝送制御装置 | |
JPS5928725U (ja) | リセツト回路 | |
JPS5984628U (ja) | 周辺装置制御システム | |
JPS5844642U (ja) | デバツグ装置 | |
JPS6071965U (ja) | 計算機システム | |
JPS59174644U (ja) | デバツグ装置 | |
JPS59182762U (ja) | 情報処理装置 | |
JPS59100337U (ja) | Dma制御回路 | |
JPS59118048U (ja) | 双方向ダイレクトメモリアクセス転送回路 | |
JPS6065848U (ja) | 計算機システム | |
JPS6065843U (ja) | メモリアドレス拡張回路 | |
JPS6020655U (ja) | 非同期バス結合方式コンピユ−タシステムの異常監視装置 | |
JPS635542U (ja) |