JPH0373232B2 - - Google Patents
Info
- Publication number
- JPH0373232B2 JPH0373232B2 JP56098195A JP9819581A JPH0373232B2 JP H0373232 B2 JPH0373232 B2 JP H0373232B2 JP 56098195 A JP56098195 A JP 56098195A JP 9819581 A JP9819581 A JP 9819581A JP H0373232 B2 JPH0373232 B2 JP H0373232B2
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- current
- series
- voltage
- polarity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000002441 reversible effect Effects 0.000 claims description 14
- 238000006243 chemical reaction Methods 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 7
- 239000003990 capacitor Substances 0.000 claims description 3
- 238000010304 firing Methods 0.000 claims 1
- 238000001514 detection method Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 238000012360 testing method Methods 0.000 description 5
- RPNUMPOLZDHAAY-UHFFFAOYSA-N Diethylenetriamine Chemical compound NCCNCCN RPNUMPOLZDHAAY-UHFFFAOYSA-N 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
Description
【発明の詳細な説明】
(a) 技術分野の説明
本発明は、直流送電等に用いられる高電圧のサ
イリスタ変換装置の過電圧保護方法に関する。
イリスタ変換装置の過電圧保護方法に関する。
(b) 従来技術の説明
第１図は直流送電等に用いられる高電圧サイリ
スタ変換装置の結線図の例である。V1〜V6は複
数のサイリスタを直列接続してなるサイリスタバ
ルブで三相全波整流回路（ブリツジ接続）を構成
しており、各サイリスタバルブには夫々過電圧保
護用アレスタArr1〜Arr6が接続されている。直
流出力は直流リアクトルDCLを通して直流線路
DClineに接続され、UVWは交流入力で図示して
ない変換器用変圧器に接続される。
スタ変換装置の結線図の例である。V1〜V6は複
数のサイリスタを直列接続してなるサイリスタバ
ルブで三相全波整流回路（ブリツジ接続）を構成
しており、各サイリスタバルブには夫々過電圧保
護用アレスタArr1〜Arr6が接続されている。直
流出力は直流リアクトルDCLを通して直流線路
DClineに接続され、UVWは交流入力で図示して
ない変換器用変圧器に接続される。
第２図は従来のサイリスタバルブの構成例で、
複数のサイリスタSCR1〜SCRoを直列接続し、各
サイリスタには、電圧を均等に分担させるための
分圧回路C1−R1〜Co−Roが接続され、さらにサ
イリスタのストレスを緩和するためのアノードリ
アクトルALが直列に接続されている。
複数のサイリスタSCR1〜SCRoを直列接続し、各
サイリスタには、電圧を均等に分担させるための
分圧回路C1−R1〜Co−Roが接続され、さらにサ
イリスタのストレスを緩和するためのアノードリ
アクトルALが直列に接続されている。
この場合サイリスタの直列数Ｎは第３図に示す
ようにアレスタの保護レベルVpとの協調をベー
スに次の(1)式にて決定される。
ようにアレスタの保護レベルVpとの協調をベー
スに次の(1)式にて決定される。
Ｎ＝Vp×K1×K2／V0＝Vt×K2／V0 ……(1)
但し
V0はサイリスタ１個の許容電圧。
K1は試験電圧Vtを決めるための係数でサイリ
スタの直列マージン、アレスタの経年変化、測定
精度等様々のマージンを見込んだ係数。
スタの直列マージン、アレスタの経年変化、測定
精度等様々のマージンを見込んだ係数。
K2は直列サイリスタ間の電圧分担のアンバラ
ンスを考慮した係数。
ンスを考慮した係数。
この場合Ｎは、ほヾVpによつて決まる。Vpは
様々な条件におけるサージ電圧に対して、そのエ
ネルギーを充分に処理できるよう配慮された値に
決定される。
様々な条件におけるサージ電圧に対して、そのエ
ネルギーを充分に処理できるよう配慮された値に
決定される。
第４図はサイリスタの直列数Ｎを減らすための
従来例である。第２図と同じ記号は同じ要素を示
す。各サイリスタに夫々所定の電圧でブレークオ
ーバするダイオードVOD1〜VODoを接続し、そ
の電流をダイオードSR1〜SRoを通して各サイリ
スタのゲートに流すようにしている、CV1〜CVo
はゲート電流を安定にする働きをするコンデンサ
である。
従来例である。第２図と同じ記号は同じ要素を示
す。各サイリスタに夫々所定の電圧でブレークオ
ーバするダイオードVOD1〜VODoを接続し、そ
の電流をダイオードSR1〜SRoを通して各サイリ
スタのゲートに流すようにしている、CV1〜CVo
はゲート電流を安定にする働きをするコンデンサ
である。
このようにするとサイリスタバルブに順方向の
サージ電圧が印加された場合その値が各サイリス
タのブレークオーバダイオードの動作レベルに達
するとサイリスタのゲートに電流が流れて強制的
に点弧され、過電圧から保護される。従つてこの
強制点弧のレベルを第５図ａに示すVfのように
試験電圧Vtより低いレベルに選定すれば所要直
列数は低減できる。但しこの場合強制点弧によつ
て保護できるのは順方向の過電圧のみであり、逆
方向の過電圧に対してはアレスタに依存すること
になる。従つてサイリスタの逆耐電圧が順方向耐
電圧より大きい場合にはその分だけ直列数が減ら
せることになる。この場合の大きな欠点はアバラ
ンシエダイオードにアレスタのようなエネルギー
処理能力がないことである。従つて、常に動作レ
ベルをアレスタより高いレベルに定めないと逆極
性の過電圧でブレークオーバダイオード自身が破
損する危険、欠点がある。
サージ電圧が印加された場合その値が各サイリス
タのブレークオーバダイオードの動作レベルに達
するとサイリスタのゲートに電流が流れて強制的
に点弧され、過電圧から保護される。従つてこの
強制点弧のレベルを第５図ａに示すVfのように
試験電圧Vtより低いレベルに選定すれば所要直
列数は低減できる。但しこの場合強制点弧によつ
て保護できるのは順方向の過電圧のみであり、逆
方向の過電圧に対してはアレスタに依存すること
になる。従つてサイリスタの逆耐電圧が順方向耐
電圧より大きい場合にはその分だけ直列数が減ら
せることになる。この場合の大きな欠点はアバラ
ンシエダイオードにアレスタのようなエネルギー
処理能力がないことである。従つて、常に動作レ
ベルをアレスタより高いレベルに定めないと逆極
性の過電圧でブレークオーバダイオード自身が破
損する危険、欠点がある。
(c) 発明の目的
本発明の目的は各サイリスタにエネルギー処理
能力を有する非直線抵抗を接続しその電圧均等作
用を応用するとともに、非直線抵抗の電流を検出
してその値と時間、極性により最適な保護を行う
ことによつて合理的に所要サイリスタの直列数を
低減し、経済的にして信頼度の高いサイリスタ変
換装置の保護方法を提供することである。
能力を有する非直線抵抗を接続しその電圧均等作
用を応用するとともに、非直線抵抗の電流を検出
してその値と時間、極性により最適な保護を行う
ことによつて合理的に所要サイリスタの直列数を
低減し、経済的にして信頼度の高いサイリスタ変
換装置の保護方法を提供することである。
(d) 発明の構成及び作用
本発明の構成を第６図の実施例に基づいて説明
する。第２図と同じ記号は同一要素を示す。
する。第２図と同じ記号は同一要素を示す。
各サイリスタには例えばZoＯを主体とした高性
能非直線抵抗N1〜Noを並列接続し、各非直線抵
抗に流れる電流を変流器CT1〜CToによつて検出
する。変流器の２次側には、夫々発行ダイオード
LED1〜LEDo、逆並列ダイオードSRN1〜SRNo、
検出レベル決定用抵抗r1〜roが並列接続されてい
る。
能非直線抵抗N1〜Noを並列接続し、各非直線抵
抗に流れる電流を変流器CT1〜CToによつて検出
する。変流器の２次側には、夫々発行ダイオード
LED1〜LEDo、逆並列ダイオードSRN1〜SRNo、
検出レベル決定用抵抗r1〜roが並列接続されてい
る。
各サイリスタバルブには図示していない共通制
御回路からのゲート指令PHを受けて各直列サイ
リスタにゲート信号を送出したりバルブの状態を
判断して適切な保護をかけたり、共通制御回路に
対して保護依頼信号（GB）を送出する機能を備
えたパルス発生装置PGを設けている。パルス発
生装置からのゲート信号はライトガイドL1〜Lo
により各サイリスタのゲートに送られる、又非直
線抵抗の電流はLED1〜LEDoにより光信号IN1〜
INoとしてライトガイドLN1〜LNoによりパルス
発生装置PGに伝送される。この場合、変流器の
極性により、非直線抵抗N1〜Nop（no＜ｎ）の電
流がサイリスタにとつて順極性の時にLED1〜
LEDopに電流が流れ、Nop+1〜Noの電流がサイリ
スタにとつて逆極性の時にLEDop+1〜LEDoに電
流が流れ光信号をPGに送るように構成している。
御回路からのゲート指令PHを受けて各直列サイ
リスタにゲート信号を送出したりバルブの状態を
判断して適切な保護をかけたり、共通制御回路に
対して保護依頼信号（GB）を送出する機能を備
えたパルス発生装置PGを設けている。パルス発
生装置からのゲート信号はライトガイドL1〜Lo
により各サイリスタのゲートに送られる、又非直
線抵抗の電流はLED1〜LEDoにより光信号IN1〜
INoとしてライトガイドLN1〜LNoによりパルス
発生装置PGに伝送される。この場合、変流器の
極性により、非直線抵抗N1〜Nop（no＜ｎ）の電
流がサイリスタにとつて順極性の時にLED1〜
LEDopに電流が流れ、Nop+1〜Noの電流がサイリ
スタにとつて逆極性の時にLEDop+1〜LEDoに電
流が流れ光信号をPGに送るように構成している。
上述の構成に於て非直線抵抗の所定の電流にお
ける保護レベルを並列サイリスタの許容電圧レベ
ルV0より低い値に設定するとともに、常時の運
転電圧に対して非直線抵抗に流れる電流がその寿
命上まつたく問題ない値になるよう配慮の上サイ
リスタの所要直列数が決定される。
ける保護レベルを並列サイリスタの許容電圧レベ
ルV0より低い値に設定するとともに、常時の運
転電圧に対して非直線抵抗に流れる電流がその寿
命上まつたく問題ない値になるよう配慮の上サイ
リスタの所要直列数が決定される。
例えば第５図ｂに示すように保護レベルVp＝
Vpfに定めるとサイリスタの所直列数ｎは(2)式で
決定され従来例より低減が可能になる。
Vpfに定めるとサイリスタの所直列数ｎは(2)式で
決定され従来例より低減が可能になる。
ｎ＝Vpf×K0×K2o／V0≒Vto／V0 ……(2)
但し
Vtoは試験電圧（＝Vpf×K0）
K0は直列数のマージンを考慮した係数
K2oは電圧アンバランス係数（非直線抵抗のバ
ランス作用により≒1.0） この場合問題になる
のは非直線抵抗の処理エネルギー限界と偶発性の
劣化対策である。非直線抵抗の処理エネルギー限
界を越えたエネルギーが注入されると抵抗体が爆
発する場合がある。これに対処するため本発明で
は各非直線抵抗体の電流が所定値以上で所定時間
以上流れたことを検出し、その電流の極性がサイ
リスタにとつて順極性である場合には全直列サイ
リスタに一斉にゲート信号を送り点弧させ非直線
抵抗の電流をサイリスタ側に移してしまう。又電
流の極性がサイリスタにとつて逆極性の場合には
ブリツジの全サイリスタバルブのゲート電流を停
止する（ゲートブロツク）。このようにして非直
線抵抗への過大エネルギ注入を防止することがで
きる。
ランス作用により≒1.0） この場合問題になる
のは非直線抵抗の処理エネルギー限界と偶発性の
劣化対策である。非直線抵抗の処理エネルギー限
界を越えたエネルギーが注入されると抵抗体が爆
発する場合がある。これに対処するため本発明で
は各非直線抵抗体の電流が所定値以上で所定時間
以上流れたことを検出し、その電流の極性がサイ
リスタにとつて順極性である場合には全直列サイ
リスタに一斉にゲート信号を送り点弧させ非直線
抵抗の電流をサイリスタ側に移してしまう。又電
流の極性がサイリスタにとつて逆極性の場合には
ブリツジの全サイリスタバルブのゲート電流を停
止する（ゲートブロツク）。このようにして非直
線抵抗への過大エネルギ注入を防止することがで
きる。
以下に第１図を用いて具体的に説明する。通電
中のサイリスタバルブV1，V5の極間は短絡状態
となるので過電圧は加わらず、非通電中の他のサ
イリスタバルブに過電圧が加わる。例えばサイリ
スタバルブV4にはＵ−Ｖ間の線間電圧が加わり
エネルギーの大きな開閉サージ電圧等が図示して
ない変換器用変圧器の１次側からサイリスタバル
ブに移行して来る。このサージ電圧は、ほヾ変圧
器の巻線比で移行するので大きな過電圧がサイリ
スタバルブV2，V4に加わることになる、この際
例えばサイリスタバルブV4の非直線抵抗電流値
が逆極性で所定値を所定時間越えて流れた場合ゲ
ートブロツクすることによつてサイリスタバルブ
V1〜V6の通電を停止させる。サイリスタバルブ
V4の電圧はＵ−Ｖ間の線間電圧からＵ相の相電
圧に即ち１／√３に低減され非直線抵抗の電流を
ほヾ零にすることができる。同様にしてDClinか
らのサージ電圧に対しても通電中はサイリスタバ
ルブV4に全電圧が印加されるが全サイリスタバ
ルブを通電停止すればV1とV4のサイリスタバル
ブでサージ電圧を分担することになり過電圧は半
減するので非直線抵抗の電流をほヾ零にすること
ができる。
中のサイリスタバルブV1，V5の極間は短絡状態
となるので過電圧は加わらず、非通電中の他のサ
イリスタバルブに過電圧が加わる。例えばサイリ
スタバルブV4にはＵ−Ｖ間の線間電圧が加わり
エネルギーの大きな開閉サージ電圧等が図示して
ない変換器用変圧器の１次側からサイリスタバル
ブに移行して来る。このサージ電圧は、ほヾ変圧
器の巻線比で移行するので大きな過電圧がサイリ
スタバルブV2，V4に加わることになる、この際
例えばサイリスタバルブV4の非直線抵抗電流値
が逆極性で所定値を所定時間越えて流れた場合ゲ
ートブロツクすることによつてサイリスタバルブ
V1〜V6の通電を停止させる。サイリスタバルブ
V4の電圧はＵ−Ｖ間の線間電圧からＵ相の相電
圧に即ち１／√３に低減され非直線抵抗の電流を
ほヾ零にすることができる。同様にしてDClinか
らのサージ電圧に対しても通電中はサイリスタバ
ルブV4に全電圧が印加されるが全サイリスタバ
ルブを通電停止すればV1とV4のサイリスタバル
ブでサージ電圧を分担することになり過電圧は半
減するので非直線抵抗の電流をほヾ零にすること
ができる。
このようにして非直線抵抗を過大エネルギ注入
による爆発から保護することができる。このこと
は逆に本発明によれば比較的エネルギー処理能力
の小さな非直線抵抗により合理的にサイリスタを
保護することができる利点を有する。
による爆発から保護することができる。このこと
は逆に本発明によれば比較的エネルギー処理能力
の小さな非直線抵抗により合理的にサイリスタを
保護することができる利点を有する。
次に偶発的にある非直線抵抗が短絡状態になつ
た場合について考える。この場合電流が検出され
保護動作が行われ変換装置が停止するが１ヶの偶
発故障により装置全体を停止させるのは運用上好
ましくない。
た場合について考える。この場合電流が検出され
保護動作が行われ変換装置が停止するが１ヶの偶
発故障により装置全体を停止させるのは運用上好
ましくない。
これを防止する本発明の１実施例を第７図に示
す。第６図と同一記号は同一要素を示す。各非直
線抵抗N1〜Noに直列にフユーズF1〜Foを挿入
し、フユーズと並列に表示ランプLP1〜LPoと制
限抵抗LPR1〜LPRoの直列回路を接続する。非直
線抵抗N1〜Nop（no＜ｎ）の電流を順方向電流検
出信号IN1〜Iopとしてパルス発生装置PGに伝送
し、非直線抵抗Nop+1〜Noの電流を逆方向検出信
号INop+1〜INoとしてパルス発生装置PGに伝送す
る。
す。第６図と同一記号は同一要素を示す。各非直
線抵抗N1〜Noに直列にフユーズF1〜Foを挿入
し、フユーズと並列に表示ランプLP1〜LPoと制
限抵抗LPR1〜LPRoの直列回路を接続する。非直
線抵抗N1〜Nop（no＜ｎ）の電流を順方向電流検
出信号IN1〜Iopとしてパルス発生装置PGに伝送
し、非直線抵抗Nop+1〜Noの電流を逆方向検出信
号INop+1〜INoとしてパルス発生装置PGに伝送す
る。
パルス発生装置PGの実施例を第８図に示す。
順方向電流検出信号IN1〜INopをOR回路GAに入
れ、その出力を非直線抵抗N1〜Nopに流れる電流
が所定時間以内かどうかを判別するための時間設
定回路TdAを通して単安定マルチバイブレータ
SSAに入力し所定時間幅のワンシヨツトパルス
を発生させる。このワンシツトパルスと各順方向
電流検出信号IN1〜INopとを夫々AND回路G1〜
Gopに入力する。これらの出力信号は“１”のと
き夫々非直線抵抗N1〜Nopに所定値の順方向電流
が所定時間以上流れたことを示す信号となる。こ
れらの信号を判定回路DETAに入力し“１”の
信号が所定の数より多い時に強制点弧指令FFC
を出力し、ゲートパルス発生器PGCを駆動し、
ライトガイドL1〜Loを通してゲート信号を伝送
し、全直列サイリスタSCR1〜SCRoを点弧させ
る。また、各逆方向電流検出信号INop+1〜INoを
OR回路GBに入れその出力を時間設定回路TdB
を通して単安定マルチバイブレータSSBに入力
し、ワンシヨツトパルスを発生させる。このワン
シヨツトパルスと各逆方向電流検出信号INoo+1〜
INoとを夫々AND回路Gop+1〜Goに入力する。こ
れらの出力信号は“１”のとき夫々非直線抵抗
Nop+1〜Noに所定値の逆方向電流が所定時間以上
流れたことを示す信号になる。これらの信号を判
定回路DETBに入力し“１”の信号が所定の数
より多い時にゲートブロツク指令GBCを共通制
御回路CTRに送出し全サイリスタバルブのゲー
ト信号を停止させる。
順方向電流検出信号IN1〜INopをOR回路GAに入
れ、その出力を非直線抵抗N1〜Nopに流れる電流
が所定時間以内かどうかを判別するための時間設
定回路TdAを通して単安定マルチバイブレータ
SSAに入力し所定時間幅のワンシヨツトパルス
を発生させる。このワンシツトパルスと各順方向
電流検出信号IN1〜INopとを夫々AND回路G1〜
Gopに入力する。これらの出力信号は“１”のと
き夫々非直線抵抗N1〜Nopに所定値の順方向電流
が所定時間以上流れたことを示す信号となる。こ
れらの信号を判定回路DETAに入力し“１”の
信号が所定の数より多い時に強制点弧指令FFC
を出力し、ゲートパルス発生器PGCを駆動し、
ライトガイドL1〜Loを通してゲート信号を伝送
し、全直列サイリスタSCR1〜SCRoを点弧させ
る。また、各逆方向電流検出信号INop+1〜INoを
OR回路GBに入れその出力を時間設定回路TdB
を通して単安定マルチバイブレータSSBに入力
し、ワンシヨツトパルスを発生させる。このワン
シヨツトパルスと各逆方向電流検出信号INoo+1〜
INoとを夫々AND回路Gop+1〜Goに入力する。こ
れらの出力信号は“１”のとき夫々非直線抵抗
Nop+1〜Noに所定値の逆方向電流が所定時間以上
流れたことを示す信号になる。これらの信号を判
定回路DETBに入力し“１”の信号が所定の数
より多い時にゲートブロツク指令GBCを共通制
御回路CTRに送出し全サイリスタバルブのゲー
ト信号を停止させる。
この様な構成とすると、例えば非直線抵抗N1
のみが故障により短絡してその電流検出信号IN1
を送出し続けても判定回路DETAは所定の数以
下なので動作せず何等保護動作は行われない。そ
の後直列ヒユーズF1が溶断して表示ランプLP1が
点灯し異常が表示されるがサイリスタ変換装置は
そのまゝ運転を継続することが可能である。ま
た、順方向または逆方向の大きな過電圧が印加さ
れ大部分の非直線抵抗に所定値の電流が所定時間
以上流れた時には判定回路DETAまたはDETB
は所定の数を越えその出力が“１”となり強制点
弧指令FFCまたは、ゲートブロツク指令GBCの
信号を出して前述の過電圧保護動作が行われる。
のみが故障により短絡してその電流検出信号IN1
を送出し続けても判定回路DETAは所定の数以
下なので動作せず何等保護動作は行われない。そ
の後直列ヒユーズF1が溶断して表示ランプLP1が
点灯し異常が表示されるがサイリスタ変換装置は
そのまゝ運転を継続することが可能である。ま
た、順方向または逆方向の大きな過電圧が印加さ
れ大部分の非直線抵抗に所定値の電流が所定時間
以上流れた時には判定回路DETAまたはDETB
は所定の数を越えその出力が“１”となり強制点
弧指令FFCまたは、ゲートブロツク指令GBCの
信号を出して前述の過電圧保護動作が行われる。
(e) 発明の効果
以上に説明の様に本発明によれば直列サイリス
タの夫々に非直線抵抗を接続し、過渡的な電圧・
分担を均等にすることができ、さらに非直線抵抗
の電流を検出してゲート信号を制御することによ
り非直線抵抗に対する過大なエネルギー注入を防
止することができる。従つてサイリスタの所要直
列数を低減して尚且つ信頼度の高いサイリスタ変
換装置の過電圧保護方法を提供することができ
る。
タの夫々に非直線抵抗を接続し、過渡的な電圧・
分担を均等にすることができ、さらに非直線抵抗
の電流を検出してゲート信号を制御することによ
り非直線抵抗に対する過大なエネルギー注入を防
止することができる。従つてサイリスタの所要直
列数を低減して尚且つ信頼度の高いサイリスタ変
換装置の過電圧保護方法を提供することができ
る。
(f) 変形例
前述第７図の実施例では非直線抵抗の電流検出
信号を順逆夫々を異つたサイリスタから検出して
いるが、他の実施例として例えば第９図に示す様
に変流器CT1〜CToの２次巻線に抵抗r1〜roを接
続すると共に単相ブリツジ回路SRN1〜SRNoの
交流入力に接続し、その直流出力に発光ダイオー
ドLED1〜LEDoを接続しその光信号をライトガー
ドLN1〜LNoによりパルス発生装置PGに伝送す
る。この信号は順逆いずれの方向に電流が流れて
も検出動作が行なわれる。一方サイリスタと並列
に発光ダイオードLEDF1〜LEDFoとダイオード
SRF1〜SRFoの逆並列回路に制限抵抗RF1〜RFo
の直列接続した回路を接続し、発光ダイオード
LEDF1〜LEDFoの光信号はライトガイドLF1〜
LFoによりパルス発生装置に伝送される。この信
号はサイリスタに順方向電圧が印加されているこ
とを示す信号となる。この信号と前記発光ダイオ
ードLED1〜LEDoの信号を用いて非直線抵抗に流
れる電流の極性を判別し、第８図のパルス発生装
置と同等の保護動作を行うことは容易に類推する
ことができる。
信号を順逆夫々を異つたサイリスタから検出して
いるが、他の実施例として例えば第９図に示す様
に変流器CT1〜CToの２次巻線に抵抗r1〜roを接
続すると共に単相ブリツジ回路SRN1〜SRNoの
交流入力に接続し、その直流出力に発光ダイオー
ドLED1〜LEDoを接続しその光信号をライトガー
ドLN1〜LNoによりパルス発生装置PGに伝送す
る。この信号は順逆いずれの方向に電流が流れて
も検出動作が行なわれる。一方サイリスタと並列
に発光ダイオードLEDF1〜LEDFoとダイオード
SRF1〜SRFoの逆並列回路に制限抵抗RF1〜RFo
の直列接続した回路を接続し、発光ダイオード
LEDF1〜LEDFoの光信号はライトガイドLF1〜
LFoによりパルス発生装置に伝送される。この信
号はサイリスタに順方向電圧が印加されているこ
とを示す信号となる。この信号と前記発光ダイオ
ードLED1〜LEDoの信号を用いて非直線抵抗に流
れる電流の極性を判別し、第８図のパルス発生装
置と同等の保護動作を行うことは容易に類推する
ことができる。
第１図はサイリスタ変換装置の結線図、第２図
は従来のサイリスタバルブの構成図、第３図はそ
のアレスタとの保護協調説明図、第４図は従来の
強制点弧保護回路、第５図はその保護協調ａと本
発明による保護協調ｂの説明図、第６図は本発明
の実施例を示すサイリスタバルブ構成図、第７図
は本発明の他の実施例のサイリスタバルブ構成
図、第８図は本発明の保護動作を説明するための
制御ブロツク図、第９図は本発明の変形例を示す
サイリスタバルブ構成図である。 V1〜V6……サイリスタバルブ、Arr1〜Arr6…
…アレスタ、DCL……直流リアクトル、Ｕ，Ｖ，
Ｗ……交流入力、DCline……直流線路、SCR1，
SCR2……サイリスタ、C1，R1，C2，R2……分圧
回路、AL……アノードリアクトル、VOD1〜
VODo……ブレークオーバーダイオード、SR1〜
SRo……ダイオード、CV1〜CVo……コンデン
サ、N1〜No……非直線抵抗、CT1〜CTo……変
流器、r1〜r2……抵抗、LED1…LEDo……発光ダ
イオード、SRN1〜SRNo……ダイオード、LN1
〜LNo……ライトガイド、IN1〜INo……電流検
出信号、PG……パルス発生装置、PH……ゲート
指令、GB……ゲートブロツク依頼信号、F1〜Fo
……フユーズ、LP1〜LPo……ランプ、LPR1〜
LPRo……抵抗、GA，GB……OR回路、G1〜Go
……AND回路、TdA，TdB……時間設定回路、
SSA，SSB……単安定マルチバイブレータ、
DETA，DETB……判定回路、FFC……強制点
弧指令、PGC……ゲートパルス発生器、GBC…
…ゲートブロツク指令、CTR……共通制御回路、
IN1〜INop……順方向電流検出信号、INop+1〜
INo……逆方向電流検出信号、RF1〜RFo……抵
抗、LEDF1〜LEDFo……発光ダイオード、SRF1
〜SRFo……ダイオード、LF1〜LFo……ライトガ
イド、SRN1〜SRNo……単相ブリツジダイオー
ド、Vp……アレスタの保護レベル、Vt……サイ
リスタバルブの試験電圧、Vf……従来の強制点
弧レベル、Vpf……本発明の強制点弧レベル、Vto
……本発明の場合の試験電圧。
は従来のサイリスタバルブの構成図、第３図はそ
のアレスタとの保護協調説明図、第４図は従来の
強制点弧保護回路、第５図はその保護協調ａと本
発明による保護協調ｂの説明図、第６図は本発明
の実施例を示すサイリスタバルブ構成図、第７図
は本発明の他の実施例のサイリスタバルブ構成
図、第８図は本発明の保護動作を説明するための
制御ブロツク図、第９図は本発明の変形例を示す
サイリスタバルブ構成図である。 V1〜V6……サイリスタバルブ、Arr1〜Arr6…
…アレスタ、DCL……直流リアクトル、Ｕ，Ｖ，
Ｗ……交流入力、DCline……直流線路、SCR1，
SCR2……サイリスタ、C1，R1，C2，R2……分圧
回路、AL……アノードリアクトル、VOD1〜
VODo……ブレークオーバーダイオード、SR1〜
SRo……ダイオード、CV1〜CVo……コンデン
サ、N1〜No……非直線抵抗、CT1〜CTo……変
流器、r1〜r2……抵抗、LED1…LEDo……発光ダ
イオード、SRN1〜SRNo……ダイオード、LN1
〜LNo……ライトガイド、IN1〜INo……電流検
出信号、PG……パルス発生装置、PH……ゲート
指令、GB……ゲートブロツク依頼信号、F1〜Fo
……フユーズ、LP1〜LPo……ランプ、LPR1〜
LPRo……抵抗、GA，GB……OR回路、G1〜Go
……AND回路、TdA，TdB……時間設定回路、
SSA，SSB……単安定マルチバイブレータ、
DETA，DETB……判定回路、FFC……強制点
弧指令、PGC……ゲートパルス発生器、GBC…
…ゲートブロツク指令、CTR……共通制御回路、
IN1〜INop……順方向電流検出信号、INop+1〜
INo……逆方向電流検出信号、RF1〜RFo……抵
抗、LEDF1〜LEDFo……発光ダイオード、SRF1
〜SRFo……ダイオード、LF1〜LFo……ライトガ
イド、SRN1〜SRNo……単相ブリツジダイオー
ド、Vp……アレスタの保護レベル、Vt……サイ
リスタバルブの試験電圧、Vf……従来の強制点
弧レベル、Vpf……本発明の強制点弧レベル、Vto
……本発明の場合の試験電圧。
Claims (1)
- 【特許請求の範囲】 １ サイリスタと並列に、少なくともコンデンサ
と抵抗の直列回路、及び非直線抵抗を接続したユ
ニツトを複数個直列接続して成るサイリスタバル
ブと、このサイリスタバルブをブリツジ接続して
構成するサイリスタ変換装置の過電圧保護方法に
おいて、前記非直線抵抗に流れる電流が所定電流
を越え、かつ通電時間が所定時間を越えた場合、
この電流の極性がサイリスタに順電圧を加える方
向のときは該サイリスタバルブの全直列サイリス
タを点弧させ、前記極性がサイリスタに逆電圧を
加える方向のときは前記ブリツジを構成する全サ
イリスタバルブの点弧信号を停止させることを特
徴とするサイリスタ変換装置の過電圧保護方法。 ２ 特許請求の範囲第１項記載のサイリスタ変換
装置の過電圧保護方法において、予定された数の
前記非直線抵抗に流れる電流が所定電流を越え、
かつ通電時間が所定時間を越えた場合、この電流
の極性がサイリスタに順電圧を加える方向のとき
は該サイリスタバルブの全直列サイリスタを点弧
させ、前記極性がサイリスタに逆電圧を加える方
向のときは前記ブリツジを構成する全サイリスタ
バルブの点弧信号を停止させることを特徴とする
サイリスタ変換装置の過電圧保護方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9819581A JPS583567A (ja) | 1981-06-26 | 1981-06-26 | サイリスタ変換装置の過電圧保護方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9819581A JPS583567A (ja) | 1981-06-26 | 1981-06-26 | サイリスタ変換装置の過電圧保護方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS583567A JPS583567A (ja) | 1983-01-10 |
| JPH0373232B2 true JPH0373232B2 (ja) | 1991-11-21 |
Family
ID=14213214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9819581A Granted JPS583567A (ja) | 1981-06-26 | 1981-06-26 | サイリスタ変換装置の過電圧保護方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS583567A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59143222A (ja) * | 1983-02-04 | 1984-08-16 | オータツクス株式会社 | スイツチ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS547481U (ja) * | 1977-06-07 | 1979-01-18 | ||
| JPS5522865U (ja) * | 1978-07-31 | 1980-02-14 |
-
1981
- 1981-06-26 JP JP9819581A patent/JPS583567A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS547481U (ja) * | 1977-06-07 | 1979-01-18 | ||
| JPS5522865U (ja) * | 1978-07-31 | 1980-02-14 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS583567A (ja) | 1983-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4027204A (en) | Phase failure detection circuit for multi-phase systems | |
| US4536816A (en) | Thyristor apparatus employing light-triggered thyristors | |
| EP0458511B1 (en) | Thyristor protection method and apparatus | |
| WO1994006028A1 (en) | A method and a device for checking the condition of semiconductor valves | |
| US4237509A (en) | Thyristor connection with overvoltage protection | |
| US4371909A (en) | High voltage converter apparatus having overvoltage protection circuits for thyristors | |
| US4288830A (en) | Overvoltage protector | |
| JPH0373232B2 (ja) | ||
| JPH0254025B2 (ja) | ||
| JPS62138055A (ja) | サイリスタ変換器の保護装置 | |
| US4349745A (en) | Testing circuit for fuel burner controls | |
| JPS637689B2 (ja) | ||
| CA2072296C (en) | Switching cirucit protection apparatus and method | |
| JPS6132899B2 (ja) | ||
| JPH05199737A (ja) | 交流入力の電源装置 | |
| JPH06303762A (ja) | サイリスタ変換装置の保護装置 | |
| JPS60213219A (ja) | サイリスタ変換器の保護方法 | |
| JPH0389843A (ja) | 変換器 | |
| JP2614278B2 (ja) | 超電導エネルギー貯蔵システムの保護方法 | |
| CA1273057A (en) | Thyristor firing system | |
| KR920002420B1 (ko) | 변류기의 보호장치 | |
| JP2670261B2 (ja) | サイリスタバルブ | |
| JPH0247132B2 (ja) | Gyakuheiretsusairisutatenkosochi | |
| JPS62138063A (ja) | 電力変換装置の過電圧保護回路 | |
| WO1999056141A1 (en) | A method and a device for functional test of a semiconductor valve |