JPS62138063A - 電力変換装置の過電圧保護回路 - Google Patents
電力変換装置の過電圧保護回路Info
- Publication number
- JPS62138063A JPS62138063A JP27833785A JP27833785A JPS62138063A JP S62138063 A JPS62138063 A JP S62138063A JP 27833785 A JP27833785 A JP 27833785A JP 27833785 A JP27833785 A JP 27833785A JP S62138063 A JPS62138063 A JP S62138063A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- switching elements
- switching element
- overvoltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は入力電圧が数百■と高い直流電圧の電力変換装
置（例えばＤ Ｃ／Ｄ Ｃコンバータ、インバータなど
）におけるスイッチング素子の過電圧保護回路に関する
。 なお以下各図の説明において同一の符号は同一または相
当部分を示す。
置（例えばＤ Ｃ／Ｄ Ｃコンバータ、インバータなど
）におけるスイッチング素子の過電圧保護回路に関する
。 なお以下各図の説明において同一の符号は同一または相
当部分を示す。
この種の電力変換装置の１種である２方式ＤＣ／ＤＣコ
ンバータとして従来、リンギングチョーク方式と呼ばれ
る第３図に示す回路のものが知られている。同図のよう
にこの回路は直流電源０１、トランス５を駆動するスイ
ッチング素子１とスイ、７チング素子２、スイッチング
素子１．２がＯＦＦしたときにフリーホイーリング機能
をもつダイオード３と４、トランスの２次側電圧を整流
するダイオード６、平滑機能をもつコンデンサ７、スイ
ッチング素子１，２を駆動し出力電圧を一定に制御する
制御回路８とによって構成される。なおこの例ではスイ
ッチング素子１，２としてパワートランジスタを用いて
いる。 第４図は第３図の回路の各部動作波形を示し、（１１，
ｆ２１は各スイッチング素子１．２に対し制御回路８か
ら供給されるベース電流１＋＋＋、１ｍ□を、（３）。 （４）は各素子１，２のコレクタ・エミッタ間電圧（Ｃ
Ｅ間電圧とも略す） ＶＣＥｌ、 ＶＣＥＺを、（５）
はトランス５の一次電流１を、（６）はトランス５の一
次電流１１を、また（７）はトランス５の二次電流Ｉ２
をそれぞれ示している。同図において、期間Ａではスイ
ッチング素子１，２を同時にＯＮ状態にし、期間Ｂでは
スイッチング素子１，２を同時にＯＦＦ状態にする。こ
のような期間Ａ、Ｂが交互に繰返される。 期間Ａにおいては、スイッチング素子１，２が同時にＯ
Ｎ状態になるので、トランス５の巻線には第３図の実線
矢印の向きに電圧が発生しく１次電圧■１は第４図（５
）参照）、１次巻線には第４図の（６）に示すような１
次電流■、が流れる。しかし２次側はダイオード６で阻
止しているので電流は流れない。 期間Ａより期間Ｂの状態に移ると、スイッチング素子１
，２が同時にＯＦＦ状態になるので、トランス５の巻線
には第３図の点線矢印に示す向きに電圧が発生しく１次
電圧■１は第４図（５）参照）、トランスの２次巻線か
ら第４図（７）に示すような２次電流Ｉ２がダイオード
６を通して流れる。 しかしながらスイッチング素子１，２がＯＦＦする時に
は、トランス５の漏洩インダクタンス及びトランス部配
線のインダクタンスのエネルギがダイオード３，４を通
して電源０１側に急速に回／ＪＥされるので、直流電ｒ
１．０１内及び電源ライン０２，０３内の漂遊インダク
タンスのために電源ライン上のａ、ｂ点（第３図）間の
電圧は定常の電ｔＸ電圧ＶＳより跳上り、スイッチング
素子１．２には電源電圧とこの跳上り電圧との和が印加
されることになる。 従って例えば直流電源０１の電圧Ｖｓが高く、スイッチ
ング素子１．２の耐圧がこの電源電圧に対して余裕を持
てない場合、電源電圧がさらに過大となったとき、これ
に前記の跳上り電圧が加わるとスイッチング素子を破壊
してしまう惧れがある。 また充分余裕を持った耐圧の素子を使用するとコストが
高くなるといった問題点がある。
ンバータとして従来、リンギングチョーク方式と呼ばれ
る第３図に示す回路のものが知られている。同図のよう
にこの回路は直流電源０１、トランス５を駆動するスイ
ッチング素子１とスイ、７チング素子２、スイッチング
素子１．２がＯＦＦしたときにフリーホイーリング機能
をもつダイオード３と４、トランスの２次側電圧を整流
するダイオード６、平滑機能をもつコンデンサ７、スイ
ッチング素子１，２を駆動し出力電圧を一定に制御する
制御回路８とによって構成される。なおこの例ではスイ
ッチング素子１，２としてパワートランジスタを用いて
いる。 第４図は第３図の回路の各部動作波形を示し、（１１，
ｆ２１は各スイッチング素子１．２に対し制御回路８か
ら供給されるベース電流１＋＋＋、１ｍ□を、（３）。 （４）は各素子１，２のコレクタ・エミッタ間電圧（Ｃ
Ｅ間電圧とも略す） ＶＣＥｌ、 ＶＣＥＺを、（５）
はトランス５の一次電流１を、（６）はトランス５の一
次電流１１を、また（７）はトランス５の二次電流Ｉ２
をそれぞれ示している。同図において、期間Ａではスイ
ッチング素子１，２を同時にＯＮ状態にし、期間Ｂでは
スイッチング素子１，２を同時にＯＦＦ状態にする。こ
のような期間Ａ、Ｂが交互に繰返される。 期間Ａにおいては、スイッチング素子１，２が同時にＯ
Ｎ状態になるので、トランス５の巻線には第３図の実線
矢印の向きに電圧が発生しく１次電圧■１は第４図（５
）参照）、１次巻線には第４図の（６）に示すような１
次電流■、が流れる。しかし２次側はダイオード６で阻
止しているので電流は流れない。 期間Ａより期間Ｂの状態に移ると、スイッチング素子１
，２が同時にＯＦＦ状態になるので、トランス５の巻線
には第３図の点線矢印に示す向きに電圧が発生しく１次
電圧■１は第４図（５）参照）、トランスの２次巻線か
ら第４図（７）に示すような２次電流Ｉ２がダイオード
６を通して流れる。 しかしながらスイッチング素子１，２がＯＦＦする時に
は、トランス５の漏洩インダクタンス及びトランス部配
線のインダクタンスのエネルギがダイオード３，４を通
して電源０１側に急速に回／ＪＥされるので、直流電ｒ
１．０１内及び電源ライン０２，０３内の漂遊インダク
タンスのために電源ライン上のａ、ｂ点（第３図）間の
電圧は定常の電ｔＸ電圧ＶＳより跳上り、スイッチング
素子１．２には電源電圧とこの跳上り電圧との和が印加
されることになる。 従って例えば直流電源０１の電圧Ｖｓが高く、スイッチ
ング素子１．２の耐圧がこの電源電圧に対して余裕を持
てない場合、電源電圧がさらに過大となったとき、これ
に前記の跳上り電圧が加わるとスイッチング素子を破壊
してしまう惧れがある。 また充分余裕を持った耐圧の素子を使用するとコストが
高くなるといった問題点がある。
この発明は前記の問題点を除去し、直流電源電圧の過電
圧に対してスイッチング素子を保護する回路を提供する
ことを目的とする。
圧に対してスイッチング素子を保護する回路を提供する
ことを目的とする。
この発明の要点は、電源電圧の過電圧を検出して、トラ
ンスを駆動するスイッチング素子をＯＦＦさせ、更にこ
のＯＦＦ状態で、分圧抵抗を使ってスイッチング素子に
印加される電圧を均等化し、スイッチング素子を保護す
るようにした点にある。 換言すれば本発明の要点は、トランスの１次巻線の両端
をそれぞれ直流電源ライン間に開閉接続するスイッチン
グ素子（パワートランジスタなど）を備え、トランスの
２次巻線から変換電力を取出す変換装置（ＤＣ／ＤＣコ
ンバータなど）において、 前記１次巻線の両端と直流電源ラインとの間に設けられ
、前記スイッチング素子の全てをオフした状態における
１次巻線の電位を直流電源ライン間のほぼ中央の電位に
保持する少なくとも２つの抵抗と、直流電源ライン間の
電圧が所定値を越えたことを判別し、前記スイッチング
素子の全てをオフする手段（過電圧検出器、制御回路な
ど）と、を備えるようにした点にある。
ンスを駆動するスイッチング素子をＯＦＦさせ、更にこ
のＯＦＦ状態で、分圧抵抗を使ってスイッチング素子に
印加される電圧を均等化し、スイッチング素子を保護す
るようにした点にある。 換言すれば本発明の要点は、トランスの１次巻線の両端
をそれぞれ直流電源ライン間に開閉接続するスイッチン
グ素子（パワートランジスタなど）を備え、トランスの
２次巻線から変換電力を取出す変換装置（ＤＣ／ＤＣコ
ンバータなど）において、 前記１次巻線の両端と直流電源ラインとの間に設けられ
、前記スイッチング素子の全てをオフした状態における
１次巻線の電位を直流電源ライン間のほぼ中央の電位に
保持する少なくとも２つの抵抗と、直流電源ライン間の
電圧が所定値を越えたことを判別し、前記スイッチング
素子の全てをオフする手段（過電圧検出器、制御回路な
ど）と、を備えるようにした点にある。
以下第１図及び第２図に基づいて本発明の詳細な説明す
る。第１図は本発明の一実施例としての回路図で第３図
に対応し、第２図は同じく第１図の動作を説明する波形
図で第４図に対応する。 第１図においては、第３図に対しさらに、スイッチング
素子１，２がＯＦＦしている時には等分の電圧が印加さ
れるようにダイオード３，４と並列に抵抗９．１０をも
うけ、かつ電源電圧が過大になったことを検出する過電
圧検出器１１を設けたものである。抵抗９．１０は等し
い抵抗値とし、損失を小さくするために高抵抗値とする
が、スイッチング素子の漏洩電流分を無視しうるように
素子の抵抗値より充分小さい値とする。 なおこの抵抗９．１０はそれぞれスイッチング素子１．
２と並列に設けることもできる。また個数は２個に限定
されるものではなく例えば電源ライン０２．０３間に等
しい値の２個直列の抵抗を２組接続し、この直列抵抗の
各中点（中央の接続点）をそれぞれトランス５の１次巻
線の各端につないでもよい。 次に第２図において（０）は電源電圧Ｖｓの定常波形で
ある。第２図の期間Ａは第４図の場合と同様である。期
間Ｂは基本的には第４図の場合と同様であるが、負荷電
流、即ち２次電流Ｉ２が小さく、図示してないがこの期
間Ｂ中にＯとなる場合、または後述の期間Ｃ２つまり過
大な電源電圧Ｖｓの検出に基づいて時点ｔ１でスイッチ
ング素子１゜２をＯＦＦしたのち２次電流Ｉ２がＯとな
った時点ｔ２以後において素子１．２には等しい電圧（
電源電圧Ｖｓの１／２）が印加される点が異なる。 但し期間Ｂ又はＣにおいて２次電流Ｉ２が流れている間
は、トランス５の１次巻線の両端にはコンデンサ７の両
端電圧に対応する第１図の実線矢印と逆向きの電圧■、
が発生しており、この値はダイオード３．４の導通の有
無にかかわらず電源電圧Ｖｓに等しいかまたはこれをや
や下回る値であり、１次巻線の両端の電位ばぞれぞれ当
該のζ；１１に接続されたダイオード側の電源ラインの
電位より大きくべたたることはない。従ってこのときの
素子１，２の両端電圧はほぼ電源電圧Ｖｓに等しい。 さて期間Ｂ又はＣにおいて２次電流Ｉ２が０となったの
ち、第３図の回路では図示してないがスイッチング素子
１と２の漏洩抵抗骨のバラツキによって素子毎の印加電
圧にアンバランスが生じてくる。これに対し第１図の回
路では、抵抗９，１０の値は高抵抗ではあっても、素子
１．２の漏洩抵抗（素子のＯＦＦ時の洩れ電流によって
定まる抵抗）より充分小さく、このため１−ランス５の
１次巻線の電位は素子１，２の漏洩抵抗の値と無関係に
、この抵抗９，１０によって電源ライン０２，０３間電
位のほぼ中央点の電位に維持され、従ってスイッチング
素子１．２の両端電圧は電源電圧Ｖ Ｓの１／２となる
ものである。 次にスイッチング素子１．２が同時にＯＦＦした瞬間に
はトランス５の１次巻線にはその漏洩インダクタンスを
含む全インダクタンスによって第１図の実線矢印の向き
と逆方向の電圧が発生し、ダイオード３，４が導通して
トランスの１次巻線の両端電位はそれぞれ電源ライン０
２ 、０３上のａ。 ｂ点の電位に等しくなる。従ってスイッチング素子１．
２にはａ、ｂ点間の電圧が印加されるが、これは前述の
ように直流電源０１の定常電源電圧■Ｓに対し跳上り電
圧が加わったものとなる。 この素子１．２の印加電圧を安全な値に保つため、制御
回路１１は過電圧検出器１１を介し電源ライン０２．０
３間の定常電圧Ｖｓを監視し、第２図時点Ｌ１のように
期間Ａ（素子１，２のＯＮ期間）に定常の電源電圧Ｖｓ
Ｏ値が所定の限界電圧■イに対して達したときは素子１
．２に与えるベース電流
る。第１図は本発明の一実施例としての回路図で第３図
に対応し、第２図は同じく第１図の動作を説明する波形
図で第４図に対応する。 第１図においては、第３図に対しさらに、スイッチング
素子１，２がＯＦＦしている時には等分の電圧が印加さ
れるようにダイオード３，４と並列に抵抗９．１０をも
うけ、かつ電源電圧が過大になったことを検出する過電
圧検出器１１を設けたものである。抵抗９．１０は等し
い抵抗値とし、損失を小さくするために高抵抗値とする
が、スイッチング素子の漏洩電流分を無視しうるように
素子の抵抗値より充分小さい値とする。 なおこの抵抗９．１０はそれぞれスイッチング素子１．
２と並列に設けることもできる。また個数は２個に限定
されるものではなく例えば電源ライン０２．０３間に等
しい値の２個直列の抵抗を２組接続し、この直列抵抗の
各中点（中央の接続点）をそれぞれトランス５の１次巻
線の各端につないでもよい。 次に第２図において（０）は電源電圧Ｖｓの定常波形で
ある。第２図の期間Ａは第４図の場合と同様である。期
間Ｂは基本的には第４図の場合と同様であるが、負荷電
流、即ち２次電流Ｉ２が小さく、図示してないがこの期
間Ｂ中にＯとなる場合、または後述の期間Ｃ２つまり過
大な電源電圧Ｖｓの検出に基づいて時点ｔ１でスイッチ
ング素子１゜２をＯＦＦしたのち２次電流Ｉ２がＯとな
った時点ｔ２以後において素子１．２には等しい電圧（
電源電圧Ｖｓの１／２）が印加される点が異なる。 但し期間Ｂ又はＣにおいて２次電流Ｉ２が流れている間
は、トランス５の１次巻線の両端にはコンデンサ７の両
端電圧に対応する第１図の実線矢印と逆向きの電圧■、
が発生しており、この値はダイオード３．４の導通の有
無にかかわらず電源電圧Ｖｓに等しいかまたはこれをや
や下回る値であり、１次巻線の両端の電位ばぞれぞれ当
該のζ；１１に接続されたダイオード側の電源ラインの
電位より大きくべたたることはない。従ってこのときの
素子１，２の両端電圧はほぼ電源電圧Ｖｓに等しい。 さて期間Ｂ又はＣにおいて２次電流Ｉ２が０となったの
ち、第３図の回路では図示してないがスイッチング素子
１と２の漏洩抵抗骨のバラツキによって素子毎の印加電
圧にアンバランスが生じてくる。これに対し第１図の回
路では、抵抗９，１０の値は高抵抗ではあっても、素子
１．２の漏洩抵抗（素子のＯＦＦ時の洩れ電流によって
定まる抵抗）より充分小さく、このため１−ランス５の
１次巻線の電位は素子１，２の漏洩抵抗の値と無関係に
、この抵抗９，１０によって電源ライン０２，０３間電
位のほぼ中央点の電位に維持され、従ってスイッチング
素子１．２の両端電圧は電源電圧Ｖ Ｓの１／２となる
ものである。 次にスイッチング素子１．２が同時にＯＦＦした瞬間に
はトランス５の１次巻線にはその漏洩インダクタンスを
含む全インダクタンスによって第１図の実線矢印の向き
と逆方向の電圧が発生し、ダイオード３，４が導通して
トランスの１次巻線の両端電位はそれぞれ電源ライン０
２ 、０３上のａ。 ｂ点の電位に等しくなる。従ってスイッチング素子１．
２にはａ、ｂ点間の電圧が印加されるが、これは前述の
ように直流電源０１の定常電源電圧■Ｓに対し跳上り電
圧が加わったものとなる。 この素子１．２の印加電圧を安全な値に保つため、制御
回路１１は過電圧検出器１１を介し電源ライン０２．０
３間の定常電圧Ｖｓを監視し、第２図時点Ｌ１のように
期間Ａ（素子１，２のＯＮ期間）に定常の電源電圧Ｖｓ
Ｏ値が所定の限界電圧■イに対して達したときは素子１
．２に与えるベース電流
【Ｂｌ＋ ＩＢ□を断つもの
である。この後の期間はＣで示されているが動作的には
期間Ｂと同じである。 以上の実施例では２石式の電力変換装置について述べた
が、本発明はこれに限定されず４石式のＤ Ｃ／Ｄ Ｃ
コンバータ又は４石式の単相インバータに対しても適用
可能であることは明らかである。 【発明の効果】 以上の説明から明らかなようにこの発明によれば、直流
電源電圧の異常な過電圧を検出してスイッチング素子を
ＯＦＦさせ、更にＯＦＦ時にスイッチング素子にかかる
電源電圧を分圧抵抗を介して等分にしたことにより低い
耐圧のスイッチング素子を選択することができる効果が
ある。
である。この後の期間はＣで示されているが動作的には
期間Ｂと同じである。 以上の実施例では２石式の電力変換装置について述べた
が、本発明はこれに限定されず４石式のＤ Ｃ／Ｄ Ｃ
コンバータ又は４石式の単相インバータに対しても適用
可能であることは明らかである。 【発明の効果】 以上の説明から明らかなようにこの発明によれば、直流
電源電圧の異常な過電圧を検出してスイッチング素子を
ＯＦＦさせ、更にＯＦＦ時にスイッチング素子にかかる
電源電圧を分圧抵抗を介して等分にしたことにより低い
耐圧のスイッチング素子を選択することができる効果が
ある。
第１図は本発明の一実施例としての回路図、第２図は同
じく第１図の動作を説明するだめの波形図、第３図は従
来の回路図の例で第１図に対応し、第４図は第３図の動
作を説明する波形図で第２図に対応する。 ０１：直流電源、０２，０３ ：電源ライン、１，２
ニスイツチング素子、３，４：ダイオード、５ニドラン
ス、８：制御回路、９，１０：抵抗、１１：過電圧検出
器。 第２図 （１）ベース電テｔｒＢ＋ （２）ベースを流ｌ８２ （３） ＣＥ ｒｆｌｔ圧ＶＣＥＩ 包） ＣＥＩ’ｆｌｔｊｌＥ： ＶＣＥＺ（５）１ンン
（電／ＥＶ１ｍ二Ｆ＝＝＝＝＝＝＝＝］＝＝冨Ｕ＝ニニ
＝＝＋＝＝＝］＝＝＝＝＝＝１．工、、、、、、、ユ第
４図
じく第１図の動作を説明するだめの波形図、第３図は従
来の回路図の例で第１図に対応し、第４図は第３図の動
作を説明する波形図で第２図に対応する。 ０１：直流電源、０２，０３ ：電源ライン、１，２
ニスイツチング素子、３，４：ダイオード、５ニドラン
ス、８：制御回路、９，１０：抵抗、１１：過電圧検出
器。 第２図 （１）ベース電テｔｒＢ＋ （２）ベースを流ｌ８２ （３） ＣＥ ｒｆｌｔ圧ＶＣＥＩ 包） ＣＥＩ’ｆｌｔｊｌＥ： ＶＣＥＺ（５）１ンン
（電／ＥＶ１ｍ二Ｆ＝＝＝＝＝＝＝＝］＝＝冨Ｕ＝ニニ
＝＝＋＝＝＝］＝＝＝＝＝＝１．工、、、、、、、ユ第
４図
Claims (1)
- 【特許請求の範囲】 １）トランスの１次巻線の両端をそれぞれ直流電源ライ
ン間に開閉接続するスイッチング素子を備え、トランス
の２次巻線から変換電力を取出す変換装置において、 前記１次巻線の両端と直流電源ラインとの間に設けられ
、前記スイッチング素子の全てをオフした状態における
１次巻線の電位を直流電源ライン間のほぼ中央の電位に
保持する少なくとも２つの抵抗と、直流電源ライン間の
電圧が所定値を越えたことを判別し、前記スイッチング
素子の全てをオフする手段と、を備えたことを特徴とす
る電力変換装置の過電圧保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27833785A JPS62138063A (ja) | 1985-12-11 | 1985-12-11 | 電力変換装置の過電圧保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27833785A JPS62138063A (ja) | 1985-12-11 | 1985-12-11 | 電力変換装置の過電圧保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62138063A true JPS62138063A (ja) | 1987-06-20 |
| JPH041591B2 JPH041591B2 (ja) | 1992-01-13 |
Family
ID=17595925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27833785A Granted JPS62138063A (ja) | 1985-12-11 | 1985-12-11 | 電力変換装置の過電圧保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62138063A (ja) |
-
1985
- 1985-12-11 JP JP27833785A patent/JPS62138063A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH041591B2 (ja) | 1992-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5661643A (en) | Universal power module | |
| CA1220514A (en) | Switch current sensing with snubber current suppression in a push-pull converter | |
| US4536816A (en) | Thyristor apparatus employing light-triggered thyristors | |
| JPH06121529A (ja) | スイッチング電源装置 | |
| US4045887A (en) | Switching regulator control circuit | |
| JPS62138063A (ja) | 電力変換装置の過電圧保護回路 | |
| JP3317386B2 (ja) | 電源用ｃｔの二次電圧抑制回路 | |
| JP2841531B2 (ja) | 電力変換器のアーム短絡検知回路 | |
| JP2000270549A (ja) | 保護回路付きのスイッチング電源装置 | |
| JPH07255182A (ja) | インバータにおける上下アーム短絡事故の検出・保護方法 | |
| JPS627333A (ja) | 静止電力変換装置の欠相検出回路 | |
| JPS5947974A (ja) | 多出力スイツチング電源装置 | |
| JP2601860B2 (ja) | 電力変換装置 | |
| JPH05130773A (ja) | 過電流保護方式 | |
| JPH0116389Y2 (ja) | ||
| JPH0479231B2 (ja) | ||
| JP2001314097A (ja) | モータ制御装置 | |
| JPH06351230A (ja) | 電力変換装置 | |
| JPS63114502A (ja) | 電気車制御装置 | |
| JPH06327263A (ja) | 空気調和機の制御回路 | |
| JPS60229624A (ja) | 素子故障検出回路 | |
| JPH03139165A (ja) | 高圧電源装置 | |
| JPH04183270A (ja) | 並列運転スイッチング電源における出力断検出方法 | |
| JPS6339417A (ja) | 過電流検出誤動作防止回路 | |
| JPS61106070A (ja) | ブリツジ形インバ−タの故障検出回路 |