JPH0369150A - Packaging structure of lsi - Google Patents
Packaging structure of lsiInfo
- Publication number
- JPH0369150A JPH0369150A JP1206199A JP20619989A JPH0369150A JP H0369150 A JPH0369150 A JP H0369150A JP 1206199 A JP1206199 A JP 1206199A JP 20619989 A JP20619989 A JP 20619989A JP H0369150 A JPH0369150 A JP H0369150A
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- bonding pad
- board
- bonded
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title abstract 2
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 12
- 230000005496 eutectics Effects 0.000 claims abstract description 4
- 239000002184 metal Substances 0.000 claims description 44
- 229910000679 solder Inorganic materials 0.000 claims description 7
- 238000003825 pressing Methods 0.000 abstract description 2
- 230000033001 locomotion Effects 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000011368 organic material Substances 0.000 description 2
- 101150083678 IL2 gene Proteins 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Wire Bonding (AREA)
Abstract
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＬＳＩの実装構造に関する。[Detailed description of the invention] [Industrial application field] The present invention relates to an LSI mounting structure.
従来、ボード上に複数ＬＳＩで演算処理装置等を構成し
ている場合には、例えば第４図のようにボード４−１上
に論理ＬＳＩ４−２とメモリＬＳＩ４−３とを配置して
いる。このときは論理構成上、メモ！ＪＬＳＩ等を用い
る場合には、他の論理ＬＳＩとは別々に専用設計された
メモ！ＪＬＳＩをボード上に配置するという方法を採用
している。Conventionally, when an arithmetic processing unit or the like is configured using a plurality of LSIs on a board, a logic LSI 4-2 and a memory LSI 4-3 are arranged on a board 4-1, for example, as shown in FIG. At this time, due to the logical structure, take note! When using JLSI etc., a memo specially designed separately from other logic LSIs! A method is adopted in which the JLSI is placed on the board.
論理ＬＳＩ内の一部分にメモリＬＳＩを配置する場合は
第５図のようにメモリ部５−２と論理部５−３とを配置
したメモリ付論理ＬＳＩ５−１の如くに構成している。When a memory LSI is arranged in a part of the logic LSI, it is configured as a logic LSI with memory 5-1 in which a memory section 5-2 and a logic section 5-3 are arranged as shown in FIG.
上述した従来のＬＳＩの実装構造は第４図のようにボー
ド上に論理ＬＳＩとメモリＬＳＩを混在して配置した場
合には、メモ！ＪＬＳＩからデータを論理ＬＳＩへ読み
出す場合にボード上の配線パターンを介しているために
読み出し時間が遅くなり、又メモ！ＪＬＳＩがあるため
に論理ＬＳＩ間の距離が長くなり遅延時間が大きくなる
という欠点がある。又第５図のように論理ＬＳＩの一部
にメモリ部を形成した場合には、論理部の集積度が小さ
くなり細分化されるため論理ＬＳＩ間の配線が多くなり
、またメモリ部の近傍から信号線を出す場合には、論理
部からメモリ部を通過してＬＳＩ外へ出るために配線が
長くなり、遅延時間が大きくなる。さらにメモリ部を専
用設計、製造する場合は、メモリ付論理ＬＳＩとしての
歩留りが悪くなるという欠点があった。The above-mentioned conventional LSI mounting structure has a memo! When logic LSIs and memory LSIs are mixedly arranged on the board as shown in FIG. When reading data from the JLSI to the logic LSI, the reading time is slow because it goes through the wiring pattern on the board. The disadvantage is that the presence of the JLSI increases the distance between the logic LSIs and increases the delay time. In addition, when a memory section is formed in a part of a logic LSI as shown in Fig. 5, the integration degree of the logic section becomes smaller and the logic section is subdivided, which increases the number of wiring between the logic LSIs. When a signal line is sent out, the wiring becomes long because it passes through the logic section, passes through the memory section, and goes out of the LSI, resulting in a large delay time. Furthermore, when the memory section is specially designed and manufactured, there is a drawback that the yield of the memory-equipped logic LSI is poor.
本発明の第１の発明のＬＳＩの実装構造は、ＬＳＩ基板
と該ＬＳＩ基板上にフェイスアップで固定された第１の
ＬＳＩと、該第１のＬＳＩ面上にボンディングされた第
２のＬＳＩよりなるＬＳＩの実装構造において、第２の
ＬＳＩを第１のＬＳＩより小さくし、該第１のＬＳＩの
面上のボンディングパッド（以下第１のボンディングパ
ッドという）上に形成された第１の金属バンプを介して
熱圧着による金属共晶でボンディングされ、該第１のＬ
ＳＩと該ＬＳＩ基板との電気的接続を取っているボンデ
ィングパッド（以下第２のボンディングパッドという）
上の第２の金属バンプが前記第１の金属バンプと、同一
プロセスで生成して構成される。The LSI mounting structure of the first aspect of the present invention includes an LSI substrate, a first LSI fixed face-up on the LSI substrate, and a second LSI bonded on the first LSI surface. In the LSI mounting structure, the second LSI is made smaller than the first LSI, and a first metal bump is formed on a bonding pad (hereinafter referred to as a first bonding pad) on a surface of the first LSI. The first L is bonded with metal eutectic by thermocompression bonding through
A bonding pad that electrically connects the SI and the LSI board (hereinafter referred to as a second bonding pad)
The upper second metal bump is formed by the same process as the first metal bump.
本発明の第２の発明のＬＳＩの実装構造は、ＬＳＩ基板
と該ＬＳＩ基板上にフェイスアップで固定された第１の
ＬＳＩと、該第１のＬＳＩ素子面上にボンディングされ
た第２のＬＳＩよりなるＬＳＩの実装構造において、第
２のＬＳＩを第１のＬＳＩより小さくし、該第１のＬＳ
Ｉ素子面上のボンディングパッド（以下第１のボンディ
ングパッドという）上に形成された第１の金属バンプを
介して導電性シートを用いて熱圧着でボンディングされ
、該第１のＬＳＩと該ＬＳＩ基板との電気的接続を取っ
ているボンディングパッド（以下第２のボンディングパ
ッドという）上の構造と前記第１のボンディングパッド
上の構造とが同一プロセスで生成して構成される。The LSI mounting structure according to the second aspect of the present invention includes an LSI substrate, a first LSI fixed face-up on the LSI substrate, and a second LSI bonded on the element surface of the first LSI. In the LSI mounting structure, the second LSI is made smaller than the first LSI, and the first LSI
The first LSI and the LSI substrate are bonded by thermocompression using a conductive sheet through a first metal bump formed on a bonding pad (hereinafter referred to as a first bonding pad) on the I element surface. A structure on a bonding pad (hereinafter referred to as a second bonding pad) electrically connected to the first bonding pad and a structure on the first bonding pad are formed in the same process.
本発明の第３の発明のＬＳＩの実装構造は、ＬＳＩ基板
と該ＬＳＩ基板上にフェイスアップで固定された第１の
ＬＳＩと、該第１のＬＳＩ素子面上にボンディングされ
た第２のＬＳＩよりなるＬＳＩの実装構造において、第
２のＬＳＩを第１のＬＳＩより小さくし、該ＭｌのＬＳ
Ｉ素子面上のボンディングパッド上に形成された半田バ
ンプを加熱処理して半田付けにより第１のＬＳＩ上のボ
ンディングパッド（第１のボンディングパッドという）
にボンディングされ、該第１のＬＳＩと該ＬＳＩ基板と
の電気的接続を取っているボンディングパッド（以下第
２のボンディングパッドという）上の構造と前記第１の
ＬＳＩのボンディングパッド上の構造とが、同一プロセ
スで生皮して構成される。The LSI mounting structure according to the third aspect of the present invention includes an LSI substrate, a first LSI fixed face-up on the LSI substrate, and a second LSI bonded on the element surface of the first LSI. In the LSI mounting structure, the second LSI is made smaller than the first LSI, and the LS of the Ml is
The solder bumps formed on the bonding pads on the I element surface are heated and soldered to form bonding pads on the first LSI (referred to as first bonding pads).
A structure on a bonding pad (hereinafter referred to as a second bonding pad) that is bonded to the first LSI and electrically connects the first LSI and the LSI substrate, and a structure on the bonding pad of the first LSI. , made of rawhide using the same process.
次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第１図（ａ）は本発明の第１の実施例の平面図、第１図
（ｂ）は本発明の第２〜第４の実施例の平面図、第２図
（ａ）〜（ｄ）は本発明の第１〜第４の実施例の断面図
である。第３図は本発明による実装構造を持ったＬＳＩ
をボードに実装した場合の平面図である。FIG. 1(a) is a plan view of the first embodiment of the present invention, FIG. 1(b) is a plan view of the second to fourth embodiments of the present invention, and FIGS. 2(a) to (d). ) are sectional views of the first to fourth embodiments of the present invention. Figure 3 shows an LSI with a mounting structure according to the present invention.
FIG.
まず、第１の実施例（第１の発明の一実施例）について
説明する。第２図（ａ）を見るに、１−１はＬＳＩ基板
、１−２は第１のＬＳＩ基板上に固定された論理ＬＳＩ
（ＬＳＩ基板上に固定された論理ＬＳＩ）、１−３は第
２のボンディングパッド、１−４は第１ボンディングパ
ッド、１−５はＬＳＩ基板とのボンディング用に転写さ
れた第１の金属バンプ、１−５はメモリチップとのボン
ディング用に転写された第１の金属バンプ、１−７は第
１の金属バンプ１−５を介してボンディングされたメモ
リ用の第２のＬＳＩである。論理ＬＳＩである第１のＬ
ＳＩｌ−２とメモリＬＳＩである第２のＬＳＩｌ−７は
第１の金属バンブｌ−５を介して電気的接続があるため
に、ＬＳＩ基板１−１及びボードを介さずにメモリＬＳ
Ｉ内のデータを読み出すことができる。また、論理ＬＳ
Ｉである第１のＬＳＩｌ−２とＬＳＩ基板′１−１とは
、第２の金属バンプ１−５を介すると共に続いてタブフ
ィンガー１−８を介して、電気的接続を取っているが、
メモリＬＳＩが論理ＬＳＩよりも小さいためにボンディ
ングに問題のない構造となっている。製造工程は、論理
ＬＳＩ、メモリＬＳＩを別々に製造し、論理ＬＳＩ上に
第１金属バンブと第２の金属バンプとを同時に転写し、
タブフィンガー１−８を用いて論理ＬＳＩすなわち第１
のＬＳＩｌ−２をＬＳＩ基板上１−１にボンディングし
、後に第１の金属バンプ１−５を介してメモ！、ｌＬＳ
Ｉすなわち第２のＬＳＩｌ７を熱圧着により、第１の金
属バンプ１−５と、第２のＬＳＩボンディングパッド間
に金属共晶を起こすことによって、第１のＬＳＩ（すな
わち論理ＬＳＩ上）にボンディングする。First, a first embodiment (an embodiment of the first invention) will be described. Looking at FIG. 2(a), 1-1 is an LSI board, and 1-2 is a logic LSI fixed on the first LSI board.
(Logic LSI fixed on the LSI board), 1-3 is the second bonding pad, 1-4 is the first bonding pad, 1-5 is the first metal bump transferred for bonding with the LSI board , 1-5 are first metal bumps transferred for bonding with the memory chip, and 1-7 are second LSIs for memory bonded via the first metal bumps 1-5. The first L which is a logic LSI
Since SI1-2 and the second LSI 1-7, which is a memory LSI, are electrically connected through the first metal bump 1-5, the memory LS can be connected to the memory LS without going through the LSI board 1-1 and the board.
The data in I can be read. Also, logic LS
The first LSI I-2 and the LSI board '1-1 are electrically connected through the second metal bump 1-5 and subsequently through the tab finger 1-8.
Since the memory LSI is smaller than the logic LSI, the structure has no problem with bonding. In the manufacturing process, a logic LSI and a memory LSI are manufactured separately, and a first metal bump and a second metal bump are simultaneously transferred onto the logic LSI.
Logic LSI, that is, the first
The LSI I-2 is bonded to the LSI board 1-1, and later the Memo! ,lLS
I, that is, the second LSI 17, is bonded to the first LSI (that is, on the logic LSI) by thermocompression bonding to cause metal eutectic between the first metal bumps 1-5 and the second LSI bonding pad. .
次に、第２の実施例（第２の発明の第１の実施例）につ
いて説明する。Next, a second embodiment (first embodiment of the second invention) will be described.
第２図（ｂ）を見るに、１−１はＬＳＩ基板、ｌ−２は
第１のＬＳＩ（ＬＳＩ基板上に固定された論理ＬＳＩ）
、１−３ＡはＩＬＢパッド（第２のボンディングパッド
）、１−４は第１のボンディングパッド、１−５は（Ｌ
ＳＩ基板とのボンディング用に転写された）第１の金属
バンプ、１−６Ａはメモリチップとのボンディング用に
転写されたＩＬＢ用金属バンブ、１−７は第２のＬＳＩ
（第１の金属バンプ１−５を介してボンディングされた
メモ！Ｊ ＬＳ Ｉ）、１−１１は（有機材料に導電性
物質を混入した）導電性シートである。第１のＬＳＩｌ
−２と第２のＬＳＩは第１の金属バンプを介して導電性
シートにより電気的接続があるためにＬＳＩ基板及びボ
ードを介さずにメモリＬＳＩである第２のＬＳＩｌ−７
内のデータを読み出すことができる。また論理ＬＳＩで
ある第１のＬＳＩｌ−２とＬＳＩ基板１−１とは、第１
の金属バンプ１−５とワイヤー又はタブフィンガー１−
８とを介して、電気的接続を行っているが、メモリ用の
第２のＬＳＩｌ−７が論理用の第１のＬＳＩｌ−２より
も小さいために、ボンディングに問題のない構造となっ
ている。製造工程は、第２のＬＳＩｌ−７，第１のＬＳ
Ｉｌ−２を別々に製造し、第」のＬＳＩｌ−２上に第１
の金属バンプ１−５とＩＬＢ用金属バンプ１−６Ａとを
同時に転写し、第１のＬＳＩｌ−２をタブフィンガー１
−８によってＬＳＩ基板上１−１上にボンディングし、
導電性シー）１−１１をはり付は後に、第１の金属バン
ブ１−５と第２のＬＳＩボンディングパッド１−９を位
置合わせし、加熱圧着することにより第１のＬＳＩ上に
メモリＬＳＩをボンディングする。なお第１のＬＳＩと
ＬＳＩ基板１−１とをワイヤーによるボンディングの場
合には第２金属バンプがないために、第１の金属バンブ
を介さず、第１ボンディングパッド上へ直接導電性シー
トをはり付は第２のＬＳＩを上記の方法でボンディング
する。Looking at Figure 2(b), 1-1 is an LSI board, and l-2 is the first LSI (logic LSI fixed on the LSI board).
, 1-3A is the ILB pad (second bonding pad), 1-4 is the first bonding pad, 1-5 is (L
The first metal bump (transferred for bonding with the SI board), 1-6A is the ILB metal bump transferred for bonding with the memory chip, 1-7 is the second LSI
(Memo bonded via first metal bump 1-5! JLSI), 1-11 is a conductive sheet (organic material mixed with conductive substance). First LSI
-2 and the second LSI are electrically connected by a conductive sheet through the first metal bump, so the second LSI I-7, which is a memory LSI, can be connected to the memory LSI without using an LSI substrate or board.
The data inside can be read. Furthermore, the first LSI l-2, which is a logic LSI, and the LSI board 1-1 are
Metal bump 1-5 and wire or tab finger 1-
8, but since the second LSI 1-7 for memory is smaller than the first LSI 1-2 for logic, the structure has no problem with bonding. . The manufacturing process consists of the second LSI I-7, the first LS
Il-2 is manufactured separately, and the first
The metal bumps 1-5 and ILB metal bumps 1-6A are transferred at the same time, and the first LSI l-2 is transferred to the tab finger 1.
-8 to bond onto the LSI board 1-1,
After gluing the conductive sheet) 1-11, the memory LSI is mounted on the first LSI by aligning the first metal bump 1-5 and the second LSI bonding pad 1-9 and heat-pressing them. Bonding. Note that in the case of bonding the first LSI and the LSI board 1-1 by wire, since there is no second metal bump, the conductive sheet is bonded directly onto the first bonding pad without going through the first metal bump. Next, the second LSI is bonded using the method described above.
次に、第３の実施例（第２の発明の第２の実施例）につ
いて説明する。Next, a third embodiment (a second embodiment of the second invention) will be described.
第２図（ｃ）を見るに、１−１はＬＳＩ基板、ｌ−２は
第２のＬＳＩ（ＬＳＩ基板１−１上に固定された論理Ｌ
ＳＩ）、１−３ＡはＩＬＢパッド（第２のボンディング
パッド）、１−４は第１ボンディングパッド、１−５は
（ＬＳＩ基板とのボンディング用に転写された）第１の
金属バンブ、１−６Ａはメモリチップとのボンディング
用に転写されたＩＬＢ用金属バンプ、１−７は第２のＬ
ＳＩ（第１の金属バンプ１−５を介してボンディングさ
れたメモ！Ｊ ＬＳ Ｉ）、１−１２は有機材料に導電
材料を混入した導電性ペーストである。第１のＬＳＩｌ
−２と第２のＬＳＩは第１の金属バンブを介して導電性
ペーストにより電気的接続があるために、ＬＳＩ基板及
びボードを介さずにメモリＬＳＩである第２のＬＳＩｌ
−７内のデータを読み出すことができる。また論理ＬＳ
Ｉである第１のＬＳＩｌ−２とＬＳＩ基板１−１とは、
第１の金属バンブ１−５とワイヤー又はタブフィンガー
１−８とを介して、電気的接続を行っているが、メモリ
用の第２のＬＳＩが論理ＬＳＩよりも小さいためにボン
ディングに問題のない構造となっている。製造工程は、
第２のＬＳＩｌ−７゜第１のＬＳＩｌ−２を別々に製造
し、第１のＬＳＩ１−２上に第１の金属バンプ１−５と
ＩＬＢ用金属バンプ１−６Ａとを同時に転写し、第１の
ＬＳＩをタブによってＬＳＩ基板上１−１にボンディン
グし、後に第１の金属バンブ１−５に部分的に導電性ペ
ーストの印刷を行い、第２のＬＳＩボンディングパッド
１−９と位置合わせを行った後に圧着し熱硬化させ論理
ＬＳＩ（第１のＬＳｌｌ−２）上にボンディングする。Looking at FIG. 2(c), 1-1 is an LSI board, and l-2 is a second LSI (a logic LSI fixed on the LSI board 1-1).
SI), 1-3A is an ILB pad (second bonding pad), 1-4 is a first bonding pad, 1-5 is a first metal bump (transferred for bonding with the LSI board), 1- 6A is the ILB metal bump transferred for bonding with the memory chip, 1-7 is the second L
SI (Memo! JLSI bonded via first metal bump 1-5), 1-12 is a conductive paste in which a conductive material is mixed into an organic material. First LSI
-2 and the second LSI are electrically connected by conductive paste through the first metal bump, so the second LSI, which is a memory LSI,
-7 data can be read. Also logic LS
The first LSI l-2 which is I and the LSI board 1-1 are
Electrical connection is made via the first metal bump 1-5 and the wire or tab finger 1-8, but since the second LSI for memory is smaller than the logic LSI, there is no problem with bonding. It has a structure. The manufacturing process is
Second LSI1-7゜The first LSI1-2 is manufactured separately, and the first metal bump 1-5 and the ILB metal bump 1-6A are simultaneously transferred onto the first LSI1-2. 1 LSI is bonded to the LSI board 1-1 using a tab, and later, conductive paste is printed partially on the first metal bump 1-5, and aligned with the second LSI bonding pad 1-9. After that, it is pressed and heat-cured, and then bonded onto the logic LSI (first LSll-2).
さらに、第４の実施例について説明する。Furthermore, a fourth example will be described.
第２図（ｄ）を見るに、■−１はＬＳＩ基板、１−２は
第２のＬＳＩ（ＬＳＩ基板１−１上に固定された論理Ｌ
ＳＩ）、１−３ＡはＩＬＢパッド（第２のボンディング
パッド）、１＝４は第１ボンディングパッド、１−５Ａ
は（第２のＬＳＩに形成された）半田パンプ、１−６Ａ
はＬＳＩ基板とのボンディング用に転写されたＩＬＢ用
金属バンブ、１−７は１−６を介してボンディングされ
た第２０．ＬＳＩである。第１のＬＳＩｌ−２と第２の
ＬＳＩは半田バンプを介して電気的接続があるために、
ＬＳＩ基板及びボードを介さずにメモリＬＳＩである第
２のＬＳＩｌ−７内のデータを読み出すことができる。Looking at FIG. 2(d), ■-1 is an LSI board, and 1-2 is a second LSI (a logic LSI fixed on the LSI board 1-1).
SI), 1-3A is ILB pad (second bonding pad), 1=4 is first bonding pad, 1-5A
is the solder pump (formed on the second LSI), 1-6A
1-7 is the metal bump for ILB transferred for bonding with the LSI board, and 20th. is bonded via 1-6. It is an LSI. Since the first LSI I-2 and the second LSI are electrically connected via solder bumps,
Data in the second LSI I-7, which is a memory LSI, can be read out without going through the LSI substrate and board.
また、論理ＬＳＩである第１のＬＳＩｌ−２とＬＳＩ基
板１−１とは、第１の金属バンプ１−５を介してワイヤ
ー又はタブフィンガー１−８とを介して、電気的接続を
行っているが、メモリ用の第２のＬＳＩｌ−７が論理用
の第１のＬＳＩｌｌ−２よりも小さいために、ボンディ
ングに問題のない構造となっている。製造工程は、第２
のＬＳＩｌ−７，第１のＬＳＩｌ−７を別々に製造し、
第１のＬＳＩｌ−２上にＩＬＢ用金属バンブ１−６Ａを
転写し、第１のＬＳＩ１−２をタブフィンガー１−８に
よってＬＳＩ基板上１−１にボンディングし、その後に
メツキ工程により半田パンプが（１−６Ａ）形成された
第２のＬＳＩの半田バンブ１−５Ａと第１のＬＳＩ第１
ボンディングパッドとの位置合わせを行った後加熱しボ
ンディングする。なお、第１のＬＳＩ１−２とＬＳＩ基
板１−１とがワイヤーによりボンディングされている場
合には、第１ボンディングパッド及び第２ボンディング
パッド共に何の加工処理も不要となる。Further, the first LSI l-2, which is a logic LSI, and the LSI board 1-1 are electrically connected via the first metal bump 1-5 and the wire or tab finger 1-8. However, since the second LSI Ill-7 for memory is smaller than the first LSI Ill-2 for logic, the structure is such that there is no problem with bonding. The manufacturing process is the second
LSI I-7, the first LSI I-7 are manufactured separately,
The ILB metal bump 1-6A is transferred onto the first LSI 1-2, the first LSI 1-2 is bonded to the LSI substrate 1-1 using the tab finger 1-8, and then solder pumps are formed by a plating process. (1-6A) The formed solder bump 1-5A of the second LSI and the first LSI
After aligning with the bonding pad, heat and bond. Note that if the first LSI 1-2 and the LSI substrate 1-1 are bonded by wire, no processing is required for both the first bonding pad and the second bonding pad.
以上説明したように本発明では、論理ＬＳＩ上に直接メ
モリＬＳＩが搭載されているために、ボードパターンを
介さずにメモリ内データを読み出せるために、第５図の
ように論理ＬＳＩ内にメモリ部を含んだＬＳＩと同じよ
うに高速にメモリ内データを読み書きできると共に、ボ
ード上に搭載するＬＳＩ数も第３図のように減少してい
るために論理ＬＳＩ間の距離が短かくなっているために
全体が高速に動作が可能になり、論理ＬＳＩ及びメモり
ＬＳＩを専用に設計しているために各々の歩留りが向上
するという効果がある。また、第１ＬＳＩと第２ＬＳＩ
及びタブフィンガーとのボンディングは同時転写により
行っているので製造工程も増加せず、第１ＬＳＩとＬＳ
Ｉ基板とのボンディングは、メモリＬＳＩを搭載するし
ないに関係なくタブを用いているために、ボード上へは
同様な実装方法で搭載できるという効果がある。As explained above, in the present invention, since the memory LSI is mounted directly on the logic LSI, the data in the memory can be read out without going through the board pattern. In addition to being able to read and write data in memory at high speeds just like LSIs that contain logic components, the number of LSIs mounted on the board has also been reduced as shown in Figure 3, so the distance between logic LSIs has become shorter. Therefore, the entire device can operate at high speed, and since the logic LSI and memory LSI are specially designed, the yield of each device is improved. In addition, the first LSI and the second LSI
Since the bonding with the tab finger and the tab finger is performed by simultaneous transfer, there is no increase in the manufacturing process, and the first LSI and the LS
Since tabs are used for bonding with the I board regardless of whether a memory LSI is mounted or not, it has the advantage that it can be mounted on the board using the same mounting method.
第１図（ａ）は本発明の第１の実施例の平面図、第１図
（ｂ）は本発明の第２〜４の実施例の平面図、第２図（
ａ）〜（ｄ）はそれぞれ第１〜第４の実施例の断面図、
第３図は本発明による第１〜第４の実施例のメモリ付論
理ＬＳＩのボードの平面図、第４図は従来のＬＳＩ実装
によるボードの平面図、第５図は従来のメモリ付論理Ｌ
ＳＩの平面図。
１−１・・・・・・ＬＳＩ基板、１−２・・・・・・第
１のＬＳＩ、１−３・・・・・・第２のボンディングパ
ッド、１−３Ａ・・・・・・ＩＬＢパッド、１−４・・
・・・・第１のボンディングパッド、１−５・・・・・
・第１の金属バンプ、１−５Ａ・・・・・・半田バンプ
、１−６・・・・・・第２の金属バンプ、１−６Ａ・・
・・・・ＩＬＢ用金属バンプ、１−７・・・・・・第２
のＬＳＬ １−８・・・・・・タブフィンガー１−９・
・・・・・第２のＬＳＩボンディングパッド、１−１０
・・・・・・配線パターン、３−１・・・・・・ボード
、３−２・・・・・・メモリＬＳＩを搭載した論理ＬＳ
Ｉ、３−３・・・・・・論理ＬＳＩ、３−４・・・・・
・メモリＬＳＩ、４−１・・・・・・ボード、４−２・
・・・・・論理ＬＳＩ、４−３・・・・・・メモリＬＳ
Ｉ、５−＝１・・・・・・メモリ付論理ＬＳＩ％ ５−
２・・・・・・メモリ部、５−３・・・・・・論理部。FIG. 1(a) is a plan view of the first embodiment of the present invention, FIG. 1(b) is a plan view of second to fourth embodiments of the present invention, and FIG.
a) to (d) are cross-sectional views of the first to fourth embodiments, respectively;
FIG. 3 is a plan view of a board of logic LSI with memory according to the first to fourth embodiments of the present invention, FIG. 4 is a plan view of a board with conventional LSI mounting, and FIG. 5 is a plan view of a board of logic LSI with memory according to the first to fourth embodiments of the present invention.
A plan view of SI. 1-1... LSI board, 1-2... First LSI, 1-3... Second bonding pad, 1-3A... ILB pad, 1-4...
...First bonding pad, 1-5...
・First metal bump, 1-5A...Solder bump, 1-6...Second metal bump, 1-6A...
...Metal bump for ILB, 1-7...2nd
LSL 1-8...Tab finger 1-9.
...Second LSI bonding pad, 1-10
...Wiring pattern, 3-1...Board, 3-2...Logic LS equipped with memory LSI
I, 3-3...Logic LSI, 3-4...
・Memory LSI, 4-1...Board, 4-2・
...Logic LSI, 4-3...Memory LS
I, 5-=1...Logic LSI with memory% 5-
2...Memory section, 5-3...Logic section.
Claims (1)
定された第１のＬＳＩと、該第１のＬＳＩ面上にボンデ
ィングされた第２のＬＳＩよりなるＬＳＩの実装構造に
おいて、第２のＬＳＩを第１のＬＳＩより小さくし、該
第１のＬＳＩの面上のボンディングパッド（以下第１の
ボンディングパッドという）上に形成された第１の金属
バンプを介して熱圧着による金属共晶でボンディングさ
れ、該第１のＬＳＩと該ＬＳＩ基板との電気的接続を取
っているボンディングパッド（以下第２のボンディング
パッドという）上の第２の金属バンプが前記第１の金属
バンプと、同一プロセスで生成して成ることを特徴とす
るＬＳＩの実装構造。 ２、ＬＳＩ基板と該ＬＳＩ基板上にフェイスアップで固
定された第１のＬＳＩと、該第１のＬＳＩ素子面上にボ
ンディングされた第２のＬＳＩよりなるＬＳＩの実装構
造において、第２のＬＳＩを第１のＬＳＩより小さくし
、該第１のＬＳＩ素子面上のボンディングパッド（以下
第１のボンディングパッドという）上に形成された第１
の金属バンプを介して導電性シートを用いて熱圧着でボ
ンディングされ、該第１のＬＳＩと該ＬＳＩ基板との電
気的接続を取っているボンディングパッド（以下第２の
ボンディングパッドという）上の構造と前記第１のボン
ディングパッド上の構造とが同一プロセスで生成して成
ることを特徴とするＬＳＩの実装構造。 ３、該第１のＬＳＩと該第２のＬＳＩとを該第１の金属
バンプを介して導電性シートを用いて、熱圧着でボンデ
ィングされたことを特徴とする特許請求の範囲第２項記
載のＬＳＩの実装構造。 ４、ＬＳＩ基板と該ＬＳＩ基板上にフェイスアップで固
定された第１のＬＳＩと、該第１のＬＳＩ素子面上にボ
ンディングされた第２のＬＳＩよりなるＬＳＩの実装構
造において、第２のＬＳＩを第１のＬＳＩより小さくし
、該第１のＬＳＩ素子面上のボンディングパッド上に形
成された半田バンプを加熱処理して半田付けにより第１
のＬＳＩ上のボンディングパッド（第１ボンディングパ
ッドという）にボンディングされ、該第１のＬＳＩと該
ＬＳＩ基板との電気的接続を取っているボンディングパ
ッド（以下第２のボンディングパッドという）上の構造
と前記第１のＬＳＩのボンディングパッド上の構造とが
、同一プロセスで生成して成ることを特徴とするＬＳＩ
の実装構造。[Claims] 1. In an LSI mounting structure consisting of an LSI board, a first LSI fixed face-up on the LSI board, and a second LSI bonded on the first LSI surface. , the second LSI is made smaller than the first LSI, and the second LSI is bonded by thermocompression via the first metal bump formed on the bonding pad (hereinafter referred to as the first bonding pad) on the surface of the first LSI. A second metal bump on a bonding pad (hereinafter referred to as a second bonding pad) that is bonded with metal eutectic and electrically connects the first LSI and the LSI substrate is the first metal bump. and an LSI mounting structure characterized in that they are generated in the same process. 2. In an LSI mounting structure consisting of an LSI board, a first LSI fixed face-up on the LSI board, and a second LSI bonded onto the first LSI element surface, the second LSI is made smaller than the first LSI, and the first
A structure on a bonding pad (hereinafter referred to as a second bonding pad) which is bonded by thermocompression bonding using a conductive sheet through a metal bump, and electrically connects the first LSI and the LSI substrate. and the structure on the first bonding pad are produced in the same process. 3. Claim 2, characterized in that the first LSI and the second LSI are bonded by thermocompression using a conductive sheet via the first metal bump. LSI implementation structure. 4. In an LSI mounting structure consisting of an LSI board, a first LSI fixed face-up on the LSI board, and a second LSI bonded on the first LSI element surface, the second LSI is made smaller than the first LSI, and the solder bumps formed on the bonding pads on the first LSI element surface are heated and soldered.
a structure on a bonding pad (hereinafter referred to as a second bonding pad) that is bonded to a bonding pad (hereinafter referred to as a first bonding pad) on an LSI and electrically connects the first LSI and the LSI substrate; An LSI characterized in that the structure on the bonding pad of the first LSI is produced in the same process.
implementation structure.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1206199A JPH0369150A (en) | 1989-08-08 | 1989-08-08 | Packaging structure of lsi |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1206199A JPH0369150A (en) | 1989-08-08 | 1989-08-08 | Packaging structure of lsi |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0369150A true JPH0369150A (en) | 1991-03-25 |
Family
ID=16519434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1206199A Pending JPH0369150A (en) | 1989-08-08 | 1989-08-08 | Packaging structure of lsi |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0369150A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5434453A (en) * | 1991-04-26 | 1995-07-18 | Hitachi, Ltd. | Semiconductor integrated circuit device and computer system using the same |
| KR100384834B1 (en) * | 2001-03-30 | 2003-05-23 | 주식회사 하이닉스반도체 | Semiconductor device fabricated on mutiple substrate and method for fabricating the same |
| US6683374B2 (en) | 2001-08-30 | 2004-01-27 | Infineon Technologies Ag | Electronic component and process for producing the electronic component |
| US7112468B2 (en) | 1998-09-25 | 2006-09-26 | Stmicroelectronics, Inc. | Stacked multi-component integrated circuit microprocessor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6189657A (en) * | 1984-10-08 | 1986-05-07 | Matsushita Electric Ind Co Ltd | Semiconductor device and manufacture thereof |
| JPS6290957A (en) * | 1985-10-17 | 1987-04-25 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
-
1989
- 1989-08-08 JP JP1206199A patent/JPH0369150A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6189657A (en) * | 1984-10-08 | 1986-05-07 | Matsushita Electric Ind Co Ltd | Semiconductor device and manufacture thereof |
| JPS6290957A (en) * | 1985-10-17 | 1987-04-25 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5434453A (en) * | 1991-04-26 | 1995-07-18 | Hitachi, Ltd. | Semiconductor integrated circuit device and computer system using the same |
| US7112468B2 (en) | 1998-09-25 | 2006-09-26 | Stmicroelectronics, Inc. | Stacked multi-component integrated circuit microprocessor |
| KR100384834B1 (en) * | 2001-03-30 | 2003-05-23 | 주식회사 하이닉스반도체 | Semiconductor device fabricated on mutiple substrate and method for fabricating the same |
| US6683374B2 (en) | 2001-08-30 | 2004-01-27 | Infineon Technologies Ag | Electronic component and process for producing the electronic component |
| DE10142119B4 (en) * | 2001-08-30 | 2007-07-26 | Infineon Technologies Ag | Electronic component and method for its production |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7009303B2 (en) | Multi-chip module | |
| US7067413B2 (en) | Wire bonding method, semiconductor chip, and semiconductor package | |
| EP0847088A3 (en) | Semiconductor device, method for manufacturing the same, and method for mounting the same | |
| JPS5892230A (en) | Semiconductor device | |
| JP4033968B2 (en) | Multiple chip mixed semiconductor device | |
| TW200421587A (en) | Multi-chip module | |
| JPH03255657A (en) | Hybrid integrated circuit device | |
| JPH0369150A (en) | Packaging structure of lsi | |
| US6565008B2 (en) | Module card and a method for manufacturing the same | |
| TW200531235A (en) | Multi-chip package structure | |
| JPH03116860A (en) | Semiconductor device | |
| JPH05326817A (en) | Multichip package | |
| JPS6290957A (en) | Manufacture of semiconductor device | |
| US6734041B2 (en) | Semiconductor chip module and method for manufacturing the same | |
| JPH02134859A (en) | Multi-chip semiconductor device and manufacture | |
| JPH11289047A (en) | Multi-chip module its and manufacture | |
| JPS63179537A (en) | Mounting method of semiconductor device | |
| JPH0451056B2 (en) | ||
| JP2595803B2 (en) | Hybrid integrated circuit device | |
| JP2841825B2 (en) | Hybrid integrated circuit | |
| KR100235495B1 (en) | Semiconductor apparatus | |
| JPH04179261A (en) | Method of mounting hybrid integrated circuit | |
| JPS58184735A (en) | Integrated circuit chip | |
| TW503555B (en) | Semiconductor package with stacked flip chip and wire bonded upper die | |
| JPH05259374A (en) | High-density mounting wiring board and high-density mounting method |