JPH05259374A - High-density mounting wiring board and high-density mounting method - Google Patents
High-density mounting wiring board and high-density mounting methodInfo
- Publication number
- JPH05259374A JPH05259374A JP5824192A JP5824192A JPH05259374A JP H05259374 A JPH05259374 A JP H05259374A JP 5824192 A JP5824192 A JP 5824192A JP 5824192 A JP5824192 A JP 5824192A JP H05259374 A JPH05259374 A JP H05259374A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- die
- integrated circuit
- electronic component
- circuit die
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
Landscapes
- Wire Bonding (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、集積回路ダイやダイ・
キャップなどのダイ・ボンデイング可能な電子部品を高
密度に実装した配線基板および該配線基板の高密度実装
方法に関するものである。BACKGROUND OF THE INVENTION The present invention is directed to integrated circuit dies and die
The present invention relates to a wiring board on which electronic components that can be die-bonded, such as a cap, are mounted with high density, and a high-density mounting method for the wiring board.
【０００２】[0002]
【従来の技術】電子機器の機能の大規模化、高速化が求
められるにつれ、論理LSI のゲート当りの遅延時間は、
数百psと高速化してきた。その結果、プリント基板上に
多数のDIP （dual inline package ）やピン・グリッド
・アレー（pin grid array）を搭載する従来の実装形態
では、高速化したLSI の性能を充分に発揮させることが
困難になってきた。これは、チップ間の配線が長く、信
号の伝播時間がかかり、前記遅延時間を短縮できないた
めである。2. Description of the Related Art With the demand for large-scale and high-speed functions of electronic devices, the delay time per gate of a logic LSI is
The speed has been increased to several hundred ps. As a result, it is difficult to achieve the full performance of the high-speed LSI in the conventional mounting mode in which many DIPs (dual inline packages) and pin grid arrays (pin grid arrays) are mounted on the printed circuit board. It's coming. This is because the wiring between chips is long, the signal propagation time is long, and the delay time cannot be shortened.
【０００３】これに対して、１枚のセラミック基板上に
多くのチップを搭載し、チップ間の配線長さを非常に短
くし、高速性能を有するマルチ・チップ・モジュール方
式が開発され、実用化されている。On the other hand, a multi-chip module system, in which many chips are mounted on one ceramic substrate and the wiring length between the chips is extremely short, and which has high-speed performance, has been developed and put into practical use. Has been done.
【０００４】前記従来のモジュールにおいて、部品の配
線基板への接続は、ワイヤ・ボンディングやフリップチ
ップ接続技術などの方法により、個々に行われていた。In the conventional module, the components are individually connected to the wiring board by a method such as wire bonding or flip chip connection technique.
【０００５】配線基板にダイ・ボンディング可能な電子
部品としては、集積回路ダイと、そのバイパスコンデン
サ用のダイ・キャップと、を挙げることができる。これ
らのダイ・ボンディング部品の配線基板への従来の実装
構造を以下に説明する。Electronic components that can be die-bonded to a wiring board include an integrated circuit die and a die cap for its bypass capacitor. A conventional mounting structure of these die bonding components on a wiring board will be described below.
【０００６】図１および図２は、電子部品が集積回路
（IC）ダイ１、２の場合の接続構成を示したものであ
る。図１では、これらダイ１、２の配線基板３への接続
は、ワイヤ４を用いた接続（ワイヤ・ボンディング）に
より、個々に行われている。また、図２では、大きい方
のダイ１をフリップチップ用バンプ５を用いて、小さい
方のダイ２をボンディングワイヤ４を用いて、個々に接
続されている。FIGS. 1 and 2 show the connection configuration when the electronic components are integrated circuit (IC) dies 1 and 2. In FIG. 1, the dies 1 and 2 are individually connected to the wiring board 3 by connection using wires 4 (wire bonding). Further, in FIG. 2, the larger die 1 is individually connected by using the flip-chip bumps 5, and the smaller die 2 is connected by using the bonding wires 4.
【０００７】図３は、電子部品が、集積回路ダイ６とダ
イ・キャップ７の場合の接続構成を示したものである。
この場合、集積回路ダイ６の配線基板３への接続は、フ
リップチップ用バンプ５により、ダイ・キャップ７の接
続は、ボンディングワイヤ４により、個々に行われてい
る。なお、このダイ・キャップ７の接続では、ダイ・キ
ャップ７からのボンディングワイヤ４は基板３上の電源
パッド８に接続される。FIG. 3 shows a connection structure when the electronic components are the integrated circuit die 6 and the die cap 7.
In this case, the integrated circuit die 6 is connected to the wiring board 3 by the flip chip bumps 5, and the die cap 7 is connected by the bonding wires 4. In this connection of the die cap 7, the bonding wire 4 from the die cap 7 is connected to the power supply pad 8 on the substrate 3.
【０００８】図４は、電子部品が、集積回路ダイ９と大
きいサイズのダイ・キャップ10の接続構成を示したもの
である。この場合、集積回路ダイ９の配線基板３への接
続は、集積回路ダイ９に接続したボンディングワイヤ４
を配線基板３の電源パッド８およびグランドパッド11に
接続することにより行われ、ダイ・キャップ10の接続
は、配線基板３上のグランドパターン12に直接接続する
とともに、同基板３上の電源パッド８にボンディングワ
イヤ４により接続することにより行われている。FIG. 4 shows a connection configuration of the integrated circuit die 9 and the large-sized die cap 10 for the electronic component. In this case, the integrated circuit die 9 is connected to the wiring board 3 by the bonding wire 4 connected to the integrated circuit die 9.
Is connected to the power supply pad 8 and the ground pad 11 of the wiring board 3, and the die cap 10 is connected directly to the ground pattern 12 on the wiring board 3 and the power supply pad 8 on the same board 3. The bonding wire 4 is connected to the above.
【０００９】[0009]
【発明が解決しようとする課題】前記従来の配線基板お
よび実装方法には、当然のことながら、配線基板に実装
するチップは、配線基板の面積をチップ面積で割った数
以上には高密度化できないという問題があった。In the above-mentioned conventional wiring board and mounting method, it goes without saying that the chips mounted on the wiring board should have a higher density than the number obtained by dividing the area of the wiring board by the chip area. There was a problem that I could not.
【００１０】[0010]
【課題を解決するための手段】前記課題を解決するため
に、本発明では、配線基板にダイ・ボンディングされた
電子部品上に他の電子部品を重ねるようにして実装する
ことにより、配線基板への電子部品の実装を高密度化す
る。In order to solve the above-mentioned problems, according to the present invention, by mounting another electronic component on the electronic component die-bonded on the wiring substrate so as to be overlaid on the wiring substrate, Higher density mounting of electronic components.
【００１１】すなわち、本発明の高密度実装配線基板
は、配線基板上に第１のダイ・ボンディング電子部品が
実装され、この第１の電子部品の上に第２のダイ・ボン
ディング電子部品が実装され、この第２の電子部品と前
記基板とがワイヤ・ボンディングにより接続されている
ことを特徴とするものである。That is, in the high-density mounting wiring board of the present invention, the first die-bonding electronic component is mounted on the wiring board, and the second die-bonding electronic component is mounted on the first electronic component. The second electronic component and the substrate are connected by wire bonding.
【００１２】また、本発明の高密度実装配線基板の他の
形態は、配線基板に第２のダイ・ボンディング電子部品
が埋め込まれ、ワイヤ・ボンディングにより前記第２の
電子部品と前記配線基板とが接続され、前記第２の電子
部品を覆うように第１の電子部品が前記配線基板上に実
装されていることを特徴とする。According to another aspect of the high-density packaging wiring board of the present invention, a second die-bonding electronic component is embedded in the wiring board, and the second electronic component and the wiring board are separated by wire bonding. It is characterized in that the first electronic component is mounted on the wiring board so as to be connected and cover the second electronic component.
【００１３】次に、本発明の配線基板の高密度実装方法
は、配線基板上に第１のダイ・ボンディング電子部品を
実装し、この第１の電子部品の上に第２のダイ・ボンデ
ィング電子部品を実装し、前記第２の電子部品と前記基
板とをワイヤ・ボンディングにより接続することを特徴
とする。Next, according to the high-density mounting method of the wiring board of the present invention, the first die bonding electronic component is mounted on the wiring board, and the second die bonding electronic component is mounted on the first electronic component. A component is mounted, and the second electronic component and the substrate are connected by wire bonding.
【００１４】また、本発明の配線基板の高密度実装方法
の他の形態は、配線基板に第２のダイ・ボンディング電
子部品を埋め込み、ワイヤ・ボンディングにより前記第
２の電子部品と前記配線基板とを接続し、前記第２の電
子部品を覆うように第１のダイ・ボンディング電子部品
を前記配線基板上にフリップチップ・ボンディングによ
り実装することを特徴とする。In another embodiment of the high-density mounting method for a wiring board of the present invention, a second die-bonding electronic component is embedded in the wiring board, and the second electronic component and the wiring board are bonded by wire bonding. And a first die bonding electronic component is mounted on the wiring board by flip chip bonding so as to cover the second electronic component.
【００１５】前記各発明において、ダイ・ボンディング
可能な電子部品としては、集積回路ダイやダイ・キャッ
プを挙げることができるが、配線基板にダイ・ボンディ
ングできる部品であるのなら、どのような部品でもよ
く、また、第１の電子部品ひとつに対して、第２の電子
部品は一つに限らず、二つ以上であってもよい。In each of the above inventions, the die-bondable electronic component may be an integrated circuit die or a die cap, but any component that can be die-bonded to a wiring board may be used. Also, the number of the second electronic components is not limited to one with respect to one of the first electronic components, and may be two or more.
【００１６】[0016]
【作用】前記構成の配線基板および配線基板の実装方法
によれば、電子部品を重ねた形態で配線基板に実装する
ことができるので、配線基板の単位面積当りの電子部品
の実装密度を大幅に向上させることができ、ひいては、
電子機器の小形化を図ることができる。According to the wiring board and the method of mounting the wiring board having the above structure, the electronic components can be mounted on the wiring board in a stacked form, so that the mounting density of the electronic components per unit area of the wiring board can be significantly increased. Can be improved, which in turn
The electronic device can be downsized.
【００１７】[0017]
【実施例】以下、本発明を実施例によりさらに詳しく説
明するが、本発明は、これら実施例に限定されるもので
はない。The present invention will be described in more detail with reference to the following examples, but the present invention is not limited to these examples.
【００１８】（実施例１）図５および図６に本発明の第
１の実施例を示す。この実施例は、フリップチップ実装
される集積回路ダイ（第１の電子部品）１と、ワイヤ・
ボンディングされる集積回路ダイ（第２の電子部品）２
とを配線基板３に実装する場合の一例である。(Embodiment 1) FIGS. 5 and 6 show a first embodiment of the present invention. In this embodiment, an integrated circuit die (first electronic component) 1 to be flip-chip mounted, a wire
Integrated circuit die (second electronic component) 2 to be bonded
This is an example of mounting and on the wiring board 3.
【００１９】第１の集積回路ダイ１は、フリップチップ
実装用のバンプ５により、配線基板３上面と接続されて
いる。この集積回路ダイ１のパターン面（表面）は、配
線基板３と向き合っている。The first integrated circuit die 1 is connected to the upper surface of the wiring board 3 by the flip chip mounting bumps 5. The pattern surface (front surface) of the integrated circuit die 1 faces the wiring board 3.
【００２０】第２の集積回路ダイ２は、この集積回路ダ
イ２の裏面が第１のダイ１の裏面と接触するように、第
１のダイ１の裏面（上面）上に実装されている。この第
２のダイ２と配線基板３との間は、ボンディングワイヤ
４により接続されている。この場合、ボンディングワイ
ヤ４の配線基板３への接続は、配線基板３上のグランド
パッド11に対して行われている。The second integrated circuit die 2 is mounted on the back surface (top surface) of the first die 1 such that the back surface of the integrated circuit die 2 contacts the back surface of the first die 1. A bonding wire 4 connects the second die 2 and the wiring board 3. In this case, the bonding wire 4 is connected to the wiring board 3 with respect to the ground pad 11 on the wiring board 3.
【００２１】なお、第１のダイ１の裏面上に実装される
第２のダイは、第１のダイ１の面積が許す限り、１個に
限らず、２個以上何個でも良い。The number of the second die mounted on the back surface of the first die 1 is not limited to one as long as the area of the first die 1 allows, and any number of two or more may be used.
【００２２】（実施例２）図７および図８に本発明の第
２の実施例を示す。この実施例は、フリップチップ実装
される集積回路ダイ（第１の電子部品）６と、そのバイ
パスコンデンサ用のダイ・キャップ（第２の電子部品）
７とを配線基板３に実装する場合の一例である。(Second Embodiment) FIGS. 7 and 8 show a second embodiment of the present invention. In this embodiment, an integrated circuit die (first electronic component) 6 to be flip-chip mounted and a die cap (second electronic component) for its bypass capacitor are provided.
7 and 7 are mounted on the wiring board 3.
【００２３】集積回路ダイ６はフリップチップ・ボンデ
ィングにより、配線基板３と接続している。また、この
集積回路ダイ６の裏面（上面）６a はメタライズされて
いる。The integrated circuit die 6 is connected to the wiring board 3 by flip chip bonding. The back surface (upper surface) 6a of the integrated circuit die 6 is metallized.
【００２４】一方、ダイ・キャップ７は、集積回路ダイ
６のメタライズされた裏面６a に接触して実装され、こ
のダイ・キャップ７の反対面（上面）は、配線基板３上
の前記集積回路ダイ６の電源電圧と同じ電圧の電源パッ
ド８にワイヤ・ボンディングにより接続されている。On the other hand, the die cap 7 is mounted in contact with the metallized back surface 6a of the integrated circuit die 6, and the opposite surface (upper surface) of the die cap 7 is the integrated circuit die 6 on the wiring board 3. A power supply pad 8 having the same voltage as the power supply voltage 6 is connected by wire bonding.
【００２５】さらに、集積回路ダイ６の裏面６a と配線
基板３上のグランドパッド11との間がワイヤ・ボンディ
ングにより接続されている。Further, the back surface 6a of the integrated circuit die 6 and the ground pad 11 on the wiring board 3 are connected by wire bonding.
【００２６】なお、集積回路ダイ６の供給電源が２電源
以上の場合は、供給電源数と同数のダイ・キャップ７を
集積回路ダイ６の裏面６a に実装してもよい。When the integrated circuit die 6 is supplied with two or more power supplies, the same number of die caps 7 as the number of power supplies may be mounted on the back surface 6a of the integrated circuit die 6.
【００２７】本実施例の構成によれば、電子部品の配線
基板への実装密度を大幅に上げることができるばかりで
なく、バイパスコンデンサであるダイ・キャップが集積
回路の最近傍に実装されるため、バイパスコンデンサと
して最もよい働き、すなわち、耐ノイズ性が向上する利
点が得られる。According to the structure of this embodiment, not only the mounting density of electronic parts on the wiring board can be significantly increased, but also the die cap, which is a bypass capacitor, is mounted in the vicinity of the integrated circuit. The best function as a bypass capacitor, that is, the advantage of improving noise resistance is obtained.
【００２８】（実施例３）図９に本発明の第３の実施例
を示す。この実施例は、配線基板３にワイヤ・ボンディ
ングにより接続される集積回路ダイ（第２の電子部品）
９と、そのバイパスコンデンサ用のダイ・キャップ10
（第１の電子部品）とを配線基板３に高密度に実装する
場合の一例であり、この場合のダイ・キャップ10は、配
線基板３のグランドパターン12に接触されるタイプのダ
イであり、ダイ・キャップ10より大きいタイプである。(Embodiment 3) FIG. 9 shows a third embodiment of the present invention. This embodiment is an integrated circuit die (second electronic component) connected to the wiring board 3 by wire bonding.
9 and die cap 10 for its bypass capacitors
This is an example of mounting (first electronic component) on the wiring board 3 at a high density. In this case, the die cap 10 is a die that is in contact with the ground pattern 12 of the wiring board 3, It is a type larger than the die cap 10.
【００２９】ダイ・キャップ10は、配線基板３のグラン
ドパターン12上に接触し、実装されている。このダイ・
キャップ10上に集積回路ダイ９をその裏面が接触するよ
うに実装する。ダイ・キャップ10は、配線基板３上の電
源パッド８とワイヤ・ボンディングにより接続されてい
る。集積回路ダイ９の電源供給パッドは、ダイ・キャッ
プ10とワイヤ・ボンディングにより接続されており、こ
れにより集積回路ダイ９は電源の供給を受けている。The die cap 10 is mounted in contact with the ground pattern 12 of the wiring board 3. This die
The integrated circuit die 9 is mounted on the cap 10 so that the back surface of the integrated circuit die 9 contacts. The die cap 10 is connected to the power supply pad 8 on the wiring board 3 by wire bonding. The power supply pad of the integrated circuit die 9 is connected to the die cap 10 by wire bonding, so that the integrated circuit die 9 is supplied with power.
【００３０】また、集積回路ダイ９のグランドパッド
は、配線基板３上のグランドパッド11とワイヤ・ボンデ
ィングにより接続されている。The ground pad of the integrated circuit die 9 is connected to the ground pad 11 on the wiring board 3 by wire bonding.
【００３１】なお、ダイ・キャップ10上に２個以上の集
積回路ダイ９を実装してもよく、この場合、実装密度は
さらに上がる。It should be noted that more than one integrated circuit die 9 may be mounted on the die cap 10 in which case the packing density will be further increased.
【００３２】本実施例の構成によれば、電子部品の配線
基板への実装密度を大幅に上げることができるばかりで
なく、バイパスコンデンサであるダイ・キャップが集積
回路の最近傍に実装されるため、バイパスコンデンサと
して最もよい働き、すなわち、耐ノイズ性が向上する利
点が得られる。According to the structure of this embodiment, not only the mounting density of electronic components on the wiring board can be significantly increased, but also the die cap which is the bypass capacitor is mounted in the vicinity of the integrated circuit. The best function as a bypass capacitor, that is, the advantage of improving noise resistance is obtained.
【００３３】（実施例４）図10に本発明の第４の実施例
を示す。この実施例は、フリップチップ実装される集積
回路ダイ（第１の電子部品）１と、ワイヤ・ボンディン
グされる集積回路ダイ（第２の電子部品）２とを配線基
板３に実装する場合の別の一例である。(Embodiment 4) FIG. 10 shows a fourth embodiment of the present invention. This embodiment is different from the case where the integrated circuit die (first electronic component) 1 to be flip-chip mounted and the integrated circuit die (second electronic component) 2 to be wire bonded are mounted on the wiring board 3. Is an example.
【００３４】集積回路ダイ２は、配線基板３に形成され
た凹部13に埋め込まれるようにして実装されている。こ
の集積回路ダイ２は、ワイヤ・ボンディングにより配線
基板３の上面と接続されている。The integrated circuit die 2 is mounted so as to be embedded in the recess 13 formed in the wiring board 3. The integrated circuit die 2 is connected to the upper surface of the wiring board 3 by wire bonding.
【００３５】一方、集積回路ダイ１は、前記集積回路ダ
イ２の頭上を覆うようにして配線基板３上にフリップチ
ップ・ボンディングにより実装されている。通常、この
フリップチップのバンプ５の直径は、100 μm 程度であ
るので、配線基板３と集積回路ダイ１との間の空隙は、
100 μm 程度となり、凹部13内の集積回路ダイ２に配線
基板３の表面から接続するボンディングワイヤ４が、上
にある集積回路ダイ１に接触しないで済む。On the other hand, the integrated circuit die 1 is mounted on the wiring board 3 by flip-chip bonding so as to cover the head of the integrated circuit die 2. Usually, the diameter of the bump 5 of this flip chip is about 100 μm, so that the gap between the wiring substrate 3 and the integrated circuit die 1 is
The size is about 100 μm, and the bonding wire 4 connecting from the surface of the wiring board 3 to the integrated circuit die 2 in the recess 13 does not come into contact with the integrated circuit die 1 above.
【００３６】なお、前記説明では、配線基板３に埋め込
まれるダイは、一つであったが、複数のダイが埋め込ま
れるようにしてもよく、この場合、実装密度はさらに高
くなり、効果的である。In the above description, the number of dies embedded in the wiring board 3 is one, but a plurality of dies may be embedded. In this case, the packaging density is further increased, which is effective. is there.
【００３７】[0037]
【発明の効果】以上説明したように、本発明によれば、
電子部品を重ねた形態で配線基板に実装することができ
るので、配線基板の単位面積当りの電子部品の実装密度
を大幅に向上させることができ、ひいては、電子機器の
小形化を図ることができる。As described above, according to the present invention,
Since the electronic components can be mounted on the wiring board in a stacked form, the mounting density of the electronic components per unit area of the wiring board can be significantly improved, and the electronic device can be downsized. ..
【図１】従来の実装配線基板の斜視図である。FIG. 1 is a perspective view of a conventional mounting wiring board.
【図２】従来の実装配線基板の斜視図である。FIG. 2 is a perspective view of a conventional mounting wiring board.
【図３】従来の実装配線基板の斜視図である。FIG. 3 is a perspective view of a conventional mounting wiring board.
【図４】従来の実装配線基板の斜視図である。FIG. 4 is a perspective view of a conventional mounting wiring board.
【図５】本発明の第１の実施例の配線基板の斜視図であ
る。FIG. 5 is a perspective view of the wiring board according to the first embodiment of the present invention.
【図６】本発明の第１の実施例の配線基板の断面図（図
５のVI-VI'線に沿う断面図）である。FIG. 6 is a cross-sectional view (cross-sectional view taken along the line VI-VI ′ of FIG. 5) of the wiring board according to the first embodiment of the present invention.
【図７】本発明の第２の実施例の配線基板の斜視図であ
る。FIG. 7 is a perspective view of a wiring board according to a second embodiment of the present invention.
【図８】本発明の第２の実施例の配線基板の断面図（図
７のVIII-VIII'線に沿う断面図）である。FIG. 8 is a cross-sectional view (cross-sectional view taken along the line VIII-VIII ′ in FIG. 7) of the wiring board according to the second embodiment of the present invention.
【図９】本発明の第３の実施例の配線基板の斜視図であ
る。FIG. 9 is a perspective view of a wiring board according to a third embodiment of the present invention.
【図１０】本発明の第４の実施例の配線基板の断面図で
ある。FIG. 10 is a sectional view of a wiring board according to a fourth embodiment of the present invention.
１ 集積回路ダイ（第１の電子部品） ２ 集積回路ダイ（第２の電子部品） ３ 配線基板 ４ ボンディングワイヤ ５ フリップチップ実装用のバンプ ６ 集積回路ダイ（第１の電子部品） ６a 集積回路ダイのメタライズされた裏面 ７ バイパスコンデンサ用のダイ・キャップ（第２の電
子部品） ８ 電源パッド ９ 集積回路ダイ（第２の電子部品） 10 バイパスコンデンサ用のダイ・キャップ（第１の電
子部品） 11 グランドパッド 12 配線基板のグランドパターン 13 配線基板に形成された凹部1 Integrated Circuit Die (First Electronic Component) 2 Integrated Circuit Die (Second Electronic Component) 3 Wiring Board 4 Bonding Wire 5 Bumps for Flip Chip Mounting 6 Integrated Circuit Die (First Electronic Component) 6a Integrated Circuit Die Metallized back surface of 7 Bypass capacitor die cap (second electronic component) 8 Power pad 9 Integrated circuit die (second electronic component) 10 Bypass capacitor die cap (first electronic component) 11 Ground pad 12 Ground pattern of wiring board 13 Recess formed on wiring board
Claims (16)
電子部品が実装され、この第１の電子部品の上に第２の
ダイ・ボンディング電子部品が実装され、この第２の電
子部品と前記基板とがワイヤ・ボンディングにより接続
されていることを特徴とする高密度実装配線基板。1. A first die-bonding electronic component is mounted on a wiring board, and a second die-bonding electronic component is mounted on the first electronic component. A high-density packaging wiring board, which is connected to the board by wire bonding.
とを特徴とする請求項１に記載の高密度実装配線基板。2. The high-density packaging wiring board according to claim 1, wherein the number of the second electronic components is two or more.
れ集積回路ダイであり、第１の集積回路ダイはアップ・
サイド・ダウンで前記配線基板上にフリップチップ・ボ
ンディングにより接続されていることを特徴とする請求
項１または２に記載の高密度実装配線基板。3. The first and second electronic components are each an integrated circuit die, and the first integrated circuit die is an up circuit.
3. The high-density packaging wiring board according to claim 1, wherein the wiring board is connected side down on the wiring board by flip chip bonding.
処理された集積回路ダイであり、前記第２の電子部品が
ダイ・キャップであり、前記集積回路ダイはアップ・サ
イド・ダウンで前記配線基板上にフリップチップ・ボン
ディングにより接続され、この集積回路ダイのメタライ
ズ裏面と前記配線基板上のグランドに接続しているパッ
ドとの間がワイヤ・ボンディングにより接続され、前記
ダイ・キャップとワイヤ・ボンディングにより接続され
ている前記配線基板上のパッドは前記集積回路ダイに供
給する電源電圧と同じ電圧の電源に接続されていること
を特徴とする請求項１または２に記載の高密度実装配線
基板。4. The first electronic component is an integrated circuit die whose back surface is metallized, the second electronic component is a die cap, and the integrated circuit die is an up-side-down wiring pattern. Flip chip bonding on the substrate, wire bonding between the metallized backside of the integrated circuit die and the pad connected to the ground on the wiring substrate, the die cap and the wire bonding. The high-density packaging wiring board according to claim 1 or 2, wherein the pad on the wiring board connected by means of is connected to a power supply of the same voltage as the power supply voltage supplied to the integrated circuit die.
あり、このダイ・キャップは前記配線基板上のグランド
パターンに接続され、前記第２の電子部品が集積回路ダ
イであり、この集積回路ダイはその裏面が前記ダイ・キ
ャップ上に接続され、前記ダイ・キャップと前記配線基
板上の電源パッドとの間はワイヤ・ボンディングにより
接続され、かつ前記集積回路ダイの電源パッドが前記ダ
イ・キャップにワイヤ・ボンディングにより接続されて
いることを特徴とする請求項１または２に記載の高密度
実装配線基板。5. The first electronic component is a die cap, the die cap is connected to a ground pattern on the wiring board, and the second electronic component is an integrated circuit die. The back surface of the die is connected onto the die cap, the die cap and the power pad on the wiring board are connected by wire bonding, and the power pad of the integrated circuit die is connected to the die cap. 3. The high-density packaging wiring board according to claim 1, wherein the wiring board is connected to the wiring board by wire bonding.
子部品が埋め込まれ、ワイヤ・ボンディングにより前記
第２の電子部品と前記配線基板とが接続され、前記第２
の電子部品を覆うように第１の電子部品が前記配線基板
上に実装されていることを特徴とする高密度実装配線基
板。6. A second die-bonding electronic component is embedded in the wiring board, and the second electronic component and the wiring board are connected by wire bonding, and the second die-bonding electronic component is connected to the wiring board.
A high-density wiring board, wherein a first electronic component is mounted on the wiring board so as to cover the electronic component.
とを特徴とする請求項６に記載の高密度実装配線基板。7. The high-density packaging wiring board according to claim 6, wherein the number of the second electronic components is two or more.
れ集積回路ダイであり、前記第２の集積回路ダイは前記
配線基板にフリップチップ・ボンディングにより取り付
けられていることを特徴とする請求項６または７に記載
の高密度実装配線基板。8. The first and second electronic components are each an integrated circuit die, and the second integrated circuit die is attached to the wiring board by flip chip bonding. The high-density packaging wiring board according to 6 or 7.
電子部品を実装し、この第１の電子部品の上に第２のダ
イ・ボンディング電子部品を実装し、前記第２の電子部
品と前記基板とをワイヤ・ボンディングにより接続する
ことを特徴とする配線基板の高密度実装方法。9. A first die-bonding electronic component is mounted on a wiring substrate, a second die-bonding electronic component is mounted on the first electronic component, and the second electronic component and the second electronic component are mounted on the wiring substrate. A high-density mounting method for a wiring board, which comprises connecting to the board by wire bonding.
ことを特徴とする請求項９に記載の配線基板の高密度実
装方法。10. The high-density mounting method for a wiring board according to claim 9, wherein the number of the second electronic components is two or more.
ぞれ集積回路ダイであり、前記第１の集積回路ダイはア
ップ・サイド・ダウンで前記配線基板上にフリップチッ
プ・ボンディングにより接続することを特徴とする請求
項９または10に記載の配線基板の高密度実装方法。11. The first and second electronic components are each an integrated circuit die, and the first integrated circuit die is connected up-side down on the wiring board by flip-chip bonding. The high-density mounting method for a wiring board according to claim 9, which is characterized in that.
ズ処理した集積回路ダイであり、前記第２の電子部品が
ダイ・キャップであり、前記集積回路ダイはアップ・サ
イド・ダウンで前記配線基板上にフリップチップ・ボン
ディングにより接続し、前記集積回路ダイのメタライズ
裏面と前記配線基板上のグランドに接続しているパッド
との間をワイヤ・ボンディングにより接続し、前記ダイ
・キャップとワイヤ・ボンディングにより接続している
前記配線基板上のパッドは前記集積回路ダイに供給する
電源電圧と同じ電圧の電源に接続していることを特徴と
する請求項９または10に記載の配線基板の高密度実装方
法。12. The first electronic component is an integrated circuit die having a back surface metallized, the second electronic component is a die cap, and the integrated circuit die is up-side-down in the wiring board. Connected by flip-chip bonding on top, and wire bonding between the metallized backside of the integrated circuit die and the pad connected to the ground on the wiring board by wire bonding on the die cap. 11. The high-density mounting method for a wiring board according to claim 9, wherein the connected pads on the wiring board are connected to a power supply having the same voltage as the power supply voltage supplied to the integrated circuit die. ..
であり、このダイ・キャップは配線基板上のグランドパ
ターンに接続し、前記第２の電子部品が集積回路ダイで
あり、この集積回路ダイはその裏面を前記ダイ・キャッ
プ上に接続し、前記ダイ・キャップと前記配線基板上の
電源パッドとの間はワイヤ・ボンディングにより接続
し、かつ前記集積回路ダイの電源パッドを前記ダイ・キ
ャップにワイヤ・ボンディングにより接続することを特
徴とする請求項９または10に記載の配線基板の高密度実
装方法。13. The first electronic component is a die cap, the die cap is connected to a ground pattern on a wiring board, and the second electronic component is an integrated circuit die. Connect its backside onto the die cap, wire bond between the die cap and the power pad on the wiring board, and connect the power pad of the integrated circuit die to the die cap. The high-density mounting method for a wiring board according to claim 9, wherein the connection is made by wire bonding.
電子部品を埋め込み、ワイヤ・ボンディングにより前記
第２の電子部品と前記配線基板とを接続し、前記第２の
電子部品を覆うように第１のダイ・ボンディング電子部
品を前記配線基板上にフリップチップ・ボンディングに
より実装することを特徴とする配線基板の高密度実装方
法。14. A second die bonding electronic component is embedded in a wiring substrate, the second electronic component and the wiring substrate are connected by wire bonding, and a first die bonding electronic component is covered so as to cover the second electronic component. A high-density mounting method for a wiring board, the method comprising mounting the die-bonding electronic component on the wiring board by flip-chip bonding.
ことを特徴とする請求項14に記載の配線基板の高密度実
装方法。15. The high-density mounting method for a wiring board according to claim 14, wherein the number of the second electronic components is two or more.
ぞれ集積回路ダイであり、前記第２の集積回路ダイは前
記配線基板にフリップチップ・ボンディングにより取り
付けることを特徴とする請求項14または15に記載の配線
基板の高密度実装方法。16. The first and second electronic components are each an integrated circuit die, and the second integrated circuit die is attached to the wiring substrate by flip chip bonding. A high-density mounting method for a wiring board according to.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5824192A JPH05259374A (en) | 1992-03-16 | 1992-03-16 | High-density mounting wiring board and high-density mounting method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5824192A JPH05259374A (en) | 1992-03-16 | 1992-03-16 | High-density mounting wiring board and high-density mounting method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05259374A true JPH05259374A (en) | 1993-10-08 |
Family
ID=13078616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5824192A Pending JPH05259374A (en) | 1992-03-16 | 1992-03-16 | High-density mounting wiring board and high-density mounting method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05259374A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001298039A (en) * | 2000-04-12 | 2001-10-26 | Matsushita Electric Ind Co Ltd | Semiconductor device |
| US6509638B2 (en) | 2000-09-07 | 2003-01-21 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having a plurality of stacked semiconductor chips on a wiring board |
| WO2005122257A1 (en) * | 2004-06-07 | 2005-12-22 | Fujitsu Limited | Semiconductor device incorporating capacitor and process for manufacturing same |
-
1992
- 1992-03-16 JP JP5824192A patent/JPH05259374A/en active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001298039A (en) * | 2000-04-12 | 2001-10-26 | Matsushita Electric Ind Co Ltd | Semiconductor device |
| US6509638B2 (en) | 2000-09-07 | 2003-01-21 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having a plurality of stacked semiconductor chips on a wiring board |
| US6693347B2 (en) | 2000-09-07 | 2004-02-17 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
| US6707143B2 (en) | 2000-09-07 | 2004-03-16 | Matsushita Electric Industrial Co., Ltd. | Stacked semiconductor chips attached to a wiring board |
| US6777796B2 (en) | 2000-09-07 | 2004-08-17 | Matsushita Electric Industrial Co., Ltd. | Stacked semiconductor chips on a wiring board |
| EP1187210A3 (en) * | 2000-09-07 | 2005-03-02 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
| US7078818B2 (en) | 2000-09-07 | 2006-07-18 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
| WO2005122257A1 (en) * | 2004-06-07 | 2005-12-22 | Fujitsu Limited | Semiconductor device incorporating capacitor and process for manufacturing same |
| US8097954B2 (en) | 2004-06-07 | 2012-01-17 | Fujitsu Semiconductor Limited | Adhesive layer forming a capacitor dielectric between semiconductor chips |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6462421B1 (en) | Multichip module | |
| JP4808408B2 (en) | Multi-chip package, semiconductor device used for the same, and manufacturing method thereof | |
| US6265771B1 (en) | Dual chip with heat sink | |
| US7119427B2 (en) | Stacked BGA packages | |
| US6768190B2 (en) | Stack type flip-chip package | |
| US6252305B1 (en) | Multichip module having a stacked chip arrangement | |
| US5977640A (en) | Highly integrated chip-on-chip packaging | |
| US6091143A (en) | Stacked leads-over chip multi-chip module | |
| US5973403A (en) | Device and method for stacking wire-bonded integrated circuit dice on flip-chip bonded integrated circuit dice | |
| US6437990B1 (en) | Multi-chip ball grid array IC packages | |
| US6278613B1 (en) | Copper pads for heat spreader attach | |
| US7067413B2 (en) | Wire bonding method, semiconductor chip, and semiconductor package | |
| US20020074637A1 (en) | Stacked flip chip assemblies | |
| US20040251531A1 (en) | Stack type flip-chip package | |
| US6703713B1 (en) | Window-type multi-chip semiconductor package | |
| US6294838B1 (en) | Multi-chip stacked package | |
| KR20020055603A (en) | Dual-die integrated circuit package | |
| US20020000652A1 (en) | Board on chip ball grid array | |
| EP1401020A4 (en) | Semiconductor device and manufacturing method thereof | |
| US6833993B2 (en) | Multichip package | |
| JP2001223326A (en) | Semiconductor device | |
| US6023097A (en) | Stacked multiple-chip module micro ball grid array packaging | |
| US6340839B1 (en) | Hybrid integrated circuit | |
| US6034425A (en) | Flat multiple-chip module micro ball grid array packaging | |
| JP2001156251A (en) | Semiconductor device |