JPH0368466B2 - - Google Patents

Info

Publication number
JPH0368466B2
JPH0368466B2 JP59087035A JP8703584A JPH0368466B2 JP H0368466 B2 JPH0368466 B2 JP H0368466B2 JP 59087035 A JP59087035 A JP 59087035A JP 8703584 A JP8703584 A JP 8703584A JP H0368466 B2 JPH0368466 B2 JP H0368466B2
Authority
JP
Japan
Prior art keywords
transistor
pnp
motor
switching transistor
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59087035A
Other languages
English (en)
Other versions
JPS60231959A (ja
Inventor
Juji Miki
Tadahiko Motoyuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP59087035A priority Critical patent/JPS60231959A/ja
Publication of JPS60231959A publication Critical patent/JPS60231959A/ja
Publication of JPH0368466B2 publication Critical patent/JPH0368466B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Feeding And Guiding Record Carriers (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、ビデオデイスクの中心部を支持する
支持体をデイスク挿入口の高さ位置とターンテー
ブルの高さ位置との間で昇降動作させるデイスク
昇降装置に係り、より詳細には、デイスク挿入時
に停電になつた場合でも、該デイスクをターンテ
ーブル上まで降下させるようにしたビデオデイス
クプレーヤのデイスク昇降装置に関する。
(従来の技術) ビデオデイスクプレーヤにおいては、再生時に
は、使用者がデイスクをプレーヤ本体内に容易に
挿入できるようにする必要があるとともに、プレ
ーヤ本体内に挿入されたデイスクをターンテーブ
ル上の適正位置までローデイングする必要があ
る。そのため、デイスクの中心部を支持して昇降
動作する支持体がターンテーブルの中心部に設け
られ、該支持体によりデイスクの昇降を可能とし
ている。
すなわち、デイスクを挿着するには、使用者は
デイスク挿入口の高さまで上昇した前記支持体に
デイスクの中心部を載置する。その後、該デイス
クは支持体とともに前記挿入口の高さ位置からタ
ーンテーブル上の適正位置まで下降され、再生動
作が開始される。一方、再生動作が終了すると、
デイスクは前記支持体とともに使用者がデイスク
を取り出すことのできる前記挿入口の高さまで上
昇するようになつている。
ところで、デイスクが支持体に載置された状態
でターンテーブルの上方にある時に、停電が発生
したり、誤つて電源スイツチをOFFにしたとき
には、支持体の昇降動作を駆動するモータの作動
が停止するので、デイスクの中心部が前記支持体
によつて支持されたままとなる。そのため、デイ
スクは自重で笠型に変形する可能性があり、再生
に障害を与えることにもなりかねない。
そこで、従来この種の不都合を解消するため、
通電時には第1電源によつて充電されるととも
に、該第1電源の停電時には、デイスク支持体を
駆動するモータに電源を供給するためのコンデン
サからなる第2電源を備えたビデオデイスクプレ
ーヤが提案されている(実開昭58−52669号公
報)。
このビデオデイスクプレーヤは、第2電源と
DCモータとが開閉器を介して接続された構成と
なつており、第1電源による電流の供給時には開
閉器がOFF状態にあることから、第2電源から
DCモータへの電圧の供給は遮断され、第1電源
が遮断されると開閉器がONとなつて、第2電源
の電圧がDCモータに供給されるようになつてい
る。
(発明が解決しようとする課題) しかしながら、上記構成のビデオデイスクプレ
ーヤでは、第2電源のDCモータへの供給の制御
を開閉器を用いて行つているため、小型化、小ス
ペース化が図れないといつた問題があつた。ま
た、コスト的にも高価になるといつた問題もあつ
た。
本発明は係る実情に鑑みてなされたもので、そ
の目的は、第2電源としてコンデンサを用いると
ともに、該第2電源の直流モータへの供給の制御
回路としてスイツチングトランジスタを用い、停
電時には、直流モータへ電流を供給する第2電源
をスイツチングトランジスタの駆動用としても利
用することにより、より小型化、小スペース化が
可能であるとともに、低コスト化が可能なビデオ
デイスクプレーヤのデイスク昇降装置を提供する
ことにある。
(課題を解決するための手段) 上記課題を解決するため、本発明に係わるビデ
オデイスクプレーヤのデイスク昇降装置は、ビデ
オデイスクの中心部を支持する支持体をデイスク
挿入口の高さ位置とターンテーブルの高さ位置と
の間で昇降動作させるデイスク昇降装置であつ
て、該支持体を昇降動作させる直流モータの一端
がアースに接地され、他端は正回転用PNPスイ
ツチングトランジスタと逆回転用のNPNスイツ
チングトランジスタのそれぞれのコレクタに接続
され、前記PNPスイツチングトランジスタのエ
ミツタは正電源に接続されるとともに、ベースに
は前記直流モータの正回転時に該PNPスイツチ
ングトランジスタを導通させる信号が与えられ、
一方、前記NPNスイツチングトランジスタのエ
ミツタは負電源に接続されるとともに、ベースに
は前記直流モータの逆回転時に該NPNスイツチ
ングトランジスタを導通させる信号が与えられる
ように構成されたビデオデイスクプレーヤのデイ
スク昇降装置において、 前記NPNスイツチングトランジスタのエミツ
タは、一端が前記直流モータの一端のアース電位
と同電位に接続された停電時電源であるコンデン
サの他端に接続されるとともに、該NPNスイツ
チングトランジスタのベースは、第1PNPデジタ
ルトランジスタのコレクタに接続され、該第
1PNPデジタルトランジスタのエミツタは正電源
に接続されるとともに、該第1PNPデジタルトラ
ンジスタのベースは、カソードが抵抗を介して前
記コンデンサの他端に接続されたダイオードのア
ノードに接続され、該ダイオードのカソードは、
ベースがアースに接地されるとともにエミツタが
正電源に接続された第2PNPデジタルトランジス
タのコレクタに接続された閉回路を構成するもの
である。
(作用) 停電時等により前記正電源の電圧が降下した場
合には、NPNスイツチングトランジスタのエミ
ツタは、一端が前記直流モータの一端のベース電
位と同電位に接続されれた停電時電源であるコン
デンサの他端に接続されるとともに、該NPNス
イツチングトランジスタのベースは、第1PNPデ
ジタルトランジスタのコレクタに接続され、該第
1PNPデジタルトランジスタのエミツタは正電源
に接続されるとともに、該第1PNPデジタルトラ
ンジスタのベースは、カソードが抵抗を介してコ
ンデンサの他端に接続されたダイオードのアノー
ドに接続され、該ダイオードのカソードは、ベー
スがアースに接地されるとともにエミツタが正電
源に接続された第2PNPデジタルトランジスタの
コレクタに接続された閉回路を構成する。
上記構成により、例えば停電時には、第2PNP
デジタルトランジスタのエミツタにかかつていた
正電源が降下するので、該第2PNPデジタルトラ
ンジスタのコレクタ−エミツタ間が遮断される。
その時、コンデンサに充電されていた負電荷によ
つてダイオードが導通し、第1PNPデジタルトラ
ンジスタのベース電位をマイナスとなすので、該
第1PNPデジタルトランジスタが導通する。その
ため、第1PNPデジタルトランジスタのコレクタ
を介してNPNスイツチングトランジスタのベー
スに電流が流れ、該NPNスイツチングトランジ
スタを導通させる。そのため、コンデンサ、直流
モータ、NPNスイツチングトランジスタによつ
て閉回路が形成され、停電時であつても、直流モ
ータを逆回転駆動、すなわちビデオデイスクを支
持する支持体をターンテーブル上に適正位置まで
降下させるように駆動することが可能となる。
(実施例) 以下、本発明の一実施例を図面を参照して説明
する。
第1図は、本発明のデイスク昇降装置の駆動部
1を示し、該駆動部1は直流モータ2の回転をド
ライブギヤ3に伝達し、該ドライブギヤ3の回転
により、デイスクを支持する支持体(図示省略)
をデイスク挿入口の高さ位置からターンテーブル
の高さ位置までの間で昇降動作させるように構成
している。
直流モータ2は、正逆両方向に回転可能なモー
タであり、該直流モータ2の回転はモータプーリ
4及びドライブベルト5を通してギヤプーリ6に
伝達される。該ギヤプーリ6は摩擦ギヤ7と常時
歯合するように構成されるとともに、ギヤプーリ
6の枢軸8と摩擦ギヤ7の枢軸9に設けられたス
リツプリング10とがクラツチバー11を介して
連結されている。一方、前記摩擦ギヤ7とドライ
ブギヤ3は直流モータ2が正回転(時計回り)す
るまでは前記クラツチレバー11によつて常時歯
合しない位置関係に保持されている。さらに、ド
ライブギヤ3にはダンパギヤ12が歯合されてい
て、該ダンパギヤ12の慣性負荷及びグリース等
の粘性負荷によつてドライブギヤ3の逆回転(反
時計回り)の速度が規制される。
以上の構成からなる駆動部1において、直流モ
ータ2が正回転(時計回り)すると、クラツチレ
バー11が時計回りに回転し、摩擦ギヤ7とドラ
イブギヤ3とが歯合される。(第2図参照)とク
ラツチレバー11の時計回りの回転は停止され
る。そして、直流モータ2の回転力がドライブギ
ヤ3に伝達され、前記支持体をデイスク挿入口の
高さ位置まで上昇させる。
一方、直流モータ2が逆回転(反時計回り)す
ると、クラツチレバー11が反時計回りに回転し
て、摩擦ギヤ7とドライブギヤ3との歯合状態を
解除し、ドライブギヤ3を反時計回りに回転させ
て、前記支持体をターンテーブルの高さ位置まで
下降させる。なお、ドライブギヤ3の反時計回り
の回転は、直流モータ2の回転によつて駆動され
ず、摩擦ギヤ7とドライブギヤ3の歯合状態を解
除させるだけで行われる。
第3図は、本発明に係わるデイスク昇降装置の
制御部を示し、該制御部はCPU13とモータ駆
動回路14とからなり、CPU13から出力され
る制御信号S1,S2によつてモータ駆動回路1
4を作動させ、前記直流モータ2の回転方向を制
御するものである。
モータ駆動回路14は、互いにプツシユプル動
作をNPNスイツチングトランジスタ15、PNP
スイツチングトランジスタ16、負電源(−
VDD)側に設けられたコンデンサC、第1及び第
2PNPデジタルトランジスタ17a,17b、第
1及び第2NPNデジタルトランジスタ18a,1
8b、及びダイオードD1,D2,D3等を含ん
で構成されている。
CPU13から「L」レベルの制御信号S1と
「H」レベルの制御信号S2が出力されている場
合、前記第1NPNデジタルトランジスタ18aは
遮断状態となるとともに、「H」レベルの制御信
号S2によつてダイオードD1,D2は導通状態
になり、第1PNPデジタルトランジスタ17aの
ベース側の電位が高くなるので、該第1PNPデジ
タルトランジスタ17aは遮断されるとともに、
NPNスイツチングトランジスタ15も遮断され
る。
そのような状態のもとで、第2NPNデジタルト
ランジスタ18bのエミツタ側に接続されている
リセツトスイツチ21が閉じられていると、「H」
レベルの制御信号S2が抵抗R1を介して第
2NPNデジタルトランジスタ18bにベース電流
を流すので、該第2NPNデジタルトランジスタ1
8bが導通される。よつて、正電源(VCC)から
抵抗R2を介して電流が流れ、PNPスイツチン
グトランジスタ16を導通させる。そのため、正
電源(VCC)から、PNPスイツチングトランジス
タ16、抵抗R3、直流モータ2、アース20に
かけて電流が流れ、該電流によつて直流モータ2
を正回転(時計回り)させることにより、前記支
持体が上昇する。
一方、CPU13から「H」レベルの制御信号
S1と「L」レベルの制御信号S2とが出力され
ている場合は、第1NPNデジタルトランジスタ1
8aが導通状態となり、該第1NPNデジタルトラ
ンジスタ18aのコレクタ側、すなわち第1PNP
デジタルトランジスタ17aのベース側がアース
電位となる。そのため、いままで遮断状態にあつ
た第1PNPデジタルトランジスタ17aが導通状
態となり、正電源(VCC)から抵抗R5を介して
NPNスイツチングトランジスタ15にベース電
流が流れるため、該NPNスイツチングトランジ
スタ15を導通させる。そのため、アース20か
ら、直流モータ2、抵抗R4、NPNスイツチン
グトランジスタ15、ダイオードD3及び負電源
(−VDD)にかけて電流が流れ、該電流によつて
直流モータ2を逆回転(反時計回り)させること
により、前記支持体が降下する(第2図参照)。
なお、前記リセツトスイツチ21は、プレーヤ
の再生動作中などに直流モータ2が正回転(時計
回り)してデイスクを上昇させるなどの異常動作
を防止するスイツチで、デイスクの昇降が可能な
位置でしか閉路しないように構成されている。
さらに、CPU13の暴走等により「H」レベ
ルの制御信号S1と「H」レベルの制御信号S2
とが出力されると、前記第1NPNデジタルトラン
ジスタ18aが導通し、ダイオードD2のアノー
ド側がアース電位となつて、上述した「H」レベ
ルの制御信号S1と「L」レベルの制御信号S2
が出力された場合と同じ動作となる。すなわち、
直流モータ2を逆回転させる動作となる。
ところで、上記構成からなるモータ駆動回路1
4において、前記支持体が上昇している時に電源
がOFFされたり、停電になつたりした場合には、
モータ駆動回路14は、等価的に第4図に示す回
路構成となる。
すなわち、NPNスイツチングトランジスタ1
5のエミツタに、プラス側端子が直流モータ2の
一端に接続された電源V1(コンデンサC)のマイ
ナス側端子が接続されている。また、第1PNPデ
ジタルトランジスタ17aのコレクタは、抵抗R
5を介して前記NPNスイツチングトランジスタ
15のベースに接続されている。また、第1PNP
デジタルトランジスタ17aのベースは、カソー
ドが抵抗R6を介して第2の電源V1のマイナス
側端子と前記NPNスイツチングトランジスタ1
5のエミツタとに接続されたダイオードD1のア
ノードに接続されており、第1PNPデジタルトラ
ンジスタ17aのエミツタは、正電源(VCC)に
接続されている。そして、前記ダイオードD1の
カソードに、ベースがアースに接地されるととも
にエミツタが正電源(VCC)に接続された第
2PNPデジタルトランジスタ17bのコレクタが
接続されている。そして、前記ダイオードD1の
カソードに、ベースがアースに接地されるととも
にエミツタが正電源(VCC)に接続された第
2PNPデジタルトランジスタ17bのコレクタが
接続されている。
上記構成により、停電時等には第2PNPデジタ
ルトランジスタ17bのエミツタにかかつていた
正電源(VCC)電圧が下降するので、該第2PNP
デジタルトランジスタ17bのコレクタ−エミツ
タ間が遮断される。その時、前記コンデンサCに
充電されていた電荷によつて、ダイオードD1が
導通し、第1PNPデジタルトランジスタ17aの
ベース電位をマイナスに導くので、該第1PNPデ
ジタルトランジスタ17aが導通状態となる。こ
れにより、第1PNPデジタルトランジスタ17a
のコレクタを介してPNPスイツチングトランジ
スタ15のベースに電流が供給されるとともに、
該NPNスイツチングトランジスタ15のエミツ
タ側も前記コンデンサCによつてマイナス電位に
導かれているので、該NPNスイツチングトラン
ジスタ15が導通する。そのため、コンデンサC
の一端(電源V1のプラス側端子)から、直流モ
ータ2、抵抗R4、NPNスイツチングトランジ
スタ15、コンデンサCの他端(電源V1のマイ
ナス側端子)へと過渡的に電流が流れ、該電流に
よつて直流モータ2が逆回転されることにより、
前記ドライブギヤ3と摩擦ギヤ7との歯合状態が
解除され、前記支持体がターンテーブル上の適正
位置まで降下される。
すなわち、本実施例では、第2電源であるコン
デンサCの充電電圧を、直流モータ2を逆回転駆
動させるためだけでなく、該直流モータ2をコン
デンサCに接続するためのNPNスイツチングト
ランジスタ15を導通させる電源として利用する
ものである。
なお、本実施例では、前記第2PNPデジタルト
ランジスタ17bのエミツタ側にかかる正電源
(VCC)電圧の降下を検出しているので、CPU1
3から「L」レベルの制御信号S1と「H」レベ
ルの制御信号S2が出力されている期間中、すな
わち、デイスクの上昇中に停電等によつて電源
OFFとなつても、直流モータ2の正回転が完全
に停止した後、前記コンデンサCの電荷が放電開
始されるので、該電荷を直流モータ2の逆回転及
びNPNスイツチングトランジスタ15の導通以
外の不要な動作に消費しないようになつている。
また、前記負電源(−VDD)側に設けられるダ
イオードD3は、モータ駆動回路14以外の他の
回路(図示省略)の負荷量が小さい場合には省略
できる。
(発明の効果) 本発明に係わるビデオデイスクプレーヤのデイ
スク昇降装置は、電源電圧が降下した時、コンデ
ンサの充電電圧を、直流モータを逆回転駆動させ
るための電源として利用するとともに、該直流モ
ータをコンデンサに接続するためのNPNスイツ
チングトランジスタを導通させる電源としても利
用する構成としたもので、前記した従来のビデオ
デイスクプレーヤのように、コンデンサと直流モ
ータとの接続を制御するために開閉器を使用する
必要がないことから、プレーヤ全体の小型化、小
スペース化が図れるとともに、低コスト化も図る
ことができる。
【図面の簡単な説明】
第1図は本発明に係わるビデオデイスクプレー
ヤのデイスク昇降装置の駆動部において摩擦ギヤ
とドライブギヤとの歯合が解除された状態を示す
平面図、第2図は同装置の駆動部において摩擦ギ
ヤとドライブギヤとが歯合された状態を示す平面
図、第3図は同装置の制御部を示す電気回路図、
第4図は支持体が上昇している時に電源がOFF
されたり停電になつたりしたときのモータ駆動回
路の等価回路図である。 1…駆動部、2…直流モータ、3…ドライブギ
ヤ、7…摩擦ギヤ、13…CPU、14…モータ
駆動回路、15…NPNスイツチングトランジス
タ、16…PNPスイツチングトランジスタ、1
7a…第1PNPデジタルトランジスタ、17b…
第2PNPデジタルトランジスタ、18a…第
1NPNデジタルトランジスタ、18b…第2NPN
デジタルトランジスタ、D1…ダイオード、C…
コンデンサ。

Claims (1)

  1. 【特許請求の範囲】 1 ビデオデイスクの中心部を支持する支持体を
    デイスク挿入口の高さ位置とターンテーブルの高
    さ位置との間で昇降動作させるデイスク昇降装置
    であつて、該支持体を昇降動作させる直流モータ
    の一端がアースに接地され、他端は正回転用
    PNPスイツチングトランジスタと逆回転用の
    NPNスイツチングトランジスタのそれぞれのコ
    レクタに接続され、前記PNPスイツチングトラ
    ンジスタのエミツタは正電源に接続されるととも
    に、ベースには前記直流モータの正回転時に該
    PNPスイツチングトランジスタを導通させる信
    号が与えられ、一方、前記NPNスイツチングト
    ランジスタのエミツタは負電源に接続されるとと
    もに、ベースには前記直流モータの逆回転時に該
    NPNスイツチングトランジスタを導通させる信
    号が与えられるように構成されたビデオデイスク
    プレーヤのデイスク昇降装置において、 前記NPNスイツチングトランジスタのエミツ
    タは、一端が前記直流モータの一端のアース電位
    と同電位に接続された停電時電源であるコンデン
    サの他端に接続されるとともに、該NPNスイツ
    チングトランジスタのベースは、第1PNPデジタ
    ルトランジスタのコレクタに接続され、該第
    1PNPデジタルトランジスタのエミツタは正電源
    に接続されるとともに、該第1PNPデジタルトラ
    ンジスタのベースは、カソードが抵抗を介して前
    記コンデンサの他端に接続されたダイオードのア
    ノードに接続され、該ダイオードのカソードは、
    ベースがアースに接地されるとともにエミツタが
    正電源に接続された第2PNPデジタルトランジス
    タのコレクタに接続された閉回路を構成すること
    を特徴とするビデオデイスクプレーヤのデイスク
    昇降装置。
JP59087035A 1984-04-28 1984-04-28 ビデオデイスクプレ−ヤのデイスク昇降装置 Granted JPS60231959A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59087035A JPS60231959A (ja) 1984-04-28 1984-04-28 ビデオデイスクプレ−ヤのデイスク昇降装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59087035A JPS60231959A (ja) 1984-04-28 1984-04-28 ビデオデイスクプレ−ヤのデイスク昇降装置

Publications (2)

Publication Number Publication Date
JPS60231959A JPS60231959A (ja) 1985-11-18
JPH0368466B2 true JPH0368466B2 (ja) 1991-10-28

Family

ID=13903689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59087035A Granted JPS60231959A (ja) 1984-04-28 1984-04-28 ビデオデイスクプレ−ヤのデイスク昇降装置

Country Status (1)

Country Link
JP (1) JPS60231959A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5852669B2 (ja) * 1976-07-30 1983-11-24 シャープ株式会社 電子ゲ−ム装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5852669U (ja) * 1981-10-05 1983-04-09 三菱電機株式会社 記録円盤の再生装置
JPS58122260U (ja) * 1982-02-12 1983-08-19 赤井電機株式会社 デイスクプレ−ヤのデイスク昇降装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5852669B2 (ja) * 1976-07-30 1983-11-24 シャープ株式会社 電子ゲ−ム装置

Also Published As

Publication number Publication date
JPS60231959A (ja) 1985-11-18

Similar Documents

Publication Publication Date Title
JPH0340059Y2 (ja)
JPH0368466B2 (ja)
US4385205A (en) Single motor drive assembly for a tape cassette telephone answering device
JPS6325916Y2 (ja)
JPS6334478Y2 (ja)
KR900007985Y1 (ko) Tv세트의 스타트 보호회로
JP2002281677A (ja) バッテリー電源制御装置及びその制御方法
JPH0421232Y2 (ja)
JPS5824272Y2 (ja) テ−プレコ−ダのテ−プ巻戻し自動停止回路
JPS596506Y2 (ja) 電気機器の蓋体開閉装置
JP3244725B2 (ja) 充電式電気機器
JPS5830301Y2 (ja) 小型電子機器用低電圧電源オンオフ装置
JPS6241386Y2 (ja)
JPS596502Y2 (ja) 電気機器における蓋体開閉装置
JPS6017956Y2 (ja) スイッチング回路
JPS596504Y2 (ja) 電気機器の蓋体開閉装置
JPS5929403Y2 (ja) スイツチ回路
JPS6022576Y2 (ja) ソレノイド駆動装置
KR0163264B1 (ko) 모터의 구동제어회로
JPS6369051A (ja) テ−プレコ−ダ
JPS5830300Y2 (ja) 小型電子機器用低電圧電源オンオフ装置
KR910008347Y1 (ko) 반자동 터언 테이블의 리모콘 동작회로
KR900009564Y1 (ko) 브이 티 알 테이프 로딩시 테이프 늘어짐 방지회로
JPH0470118A (ja) トランジスタ制御回路
JPH0441368Y2 (ja)