JPH0368058A - マルチプロセッサシステムの割込み方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ プロセッサ搭載ユニットを複数備え、各ユニット間で共
通バスを介してデータ転送を行うように構成されたマル
チプロセッサシステムにおいて。

各ユニット間での割込みを行う割込み方式に関し。

プロセッサ搭載ユニットの数や割込み要求の種類に制約
を受けることなく、各ユニット間での割込み要求の転送
を可能にすることを目的とし。

自ユニット内で発生した他ユニットに対する割込み事象
を、共通バスに送出する形態の割込みメツセージに変換
する割込みメツセージ発生部と、共通バス上の信号を監
視して、自ユニット宛の割込みメツセージを検出すると
それを解析して自ユニットのプロセッサに割込みを発生
する割込み監視制御部とを具備し９割込みメツセージを
該共通バスを介して他ユニットに転送することで他ユニ
ットに対する割込みを行うように構成され［産業上の利
用分野］ 本発明は、プロセッサ搭載ユニットを複数個備えて各ユ
ニット間で共通バスを介してデータ転送を行うように構
成されたマルチプロセッサシステムにおいて、一つのユ
ニットから他のユニットのプロセッサに対して割込みを
行うマルチプロセッサシステムの割込み方式に関する。

近年のコンピュータシステムの高度化の要求に伴い、Ｍ
ＰｔＪ（マイクロプロセッサ）ボードを複数枚搭載した
形態のマルチプロセッサシステムが出現している。この
マルチプロセッサシステムでは一つの共通バスを複数の
ＭＰＵボードが共通してデータ転送を行っているが、こ
の共通バスを各ＭＰ［Ｊボードが効率良く使用するため
には、各ＭＰＵボード間で割込みを行って制御する必要
がある。

［従来の技術］ 従来のマルチプロセッサシステムでは、ＭＰＵＭ　Ｐ　
（Ｊボード間で割込みを行うには、これらＭＰＵボード
間に共通バスとは異なる専用の割込み要求線を張り９割
込み信号の送受を行う必要がある。この割込み要求線は
あるＭ　Ｐ　Ｕボードと他のＭＰＬＩボード間で１：１
の関係に張る必要がある。すなわち２つのＭＰｔＪボー
ド間にはそれぞれ１本の割込み方式要求線が用意される
。

［発明が解決しようとする課題１ 例えば、４つのＭＰＵボードを搭載したマルチプロセッ
サシステムの場合１割込み要求線は１種類の割込み要求
について各ＭＰＵボード間にそれぞれ１本ずつ必要とな
る。このため９例えば１種類の割込み要求を任意のＭＰ
ｔＪボード間で転送できるようにするためには合計１２
本の割込み要求線が必要である。

このため、ＭＰＵボードの数が更に増えたり。

あるいは割込み要求の種類が増えた場合には、全体とし
ての割込み要求線の数は非常に多数なものとなる。

しかし、なから単に割込み処理のためだけにシステム内
に膨大な数の割込み要求線を用意することは現実的では
ない。したがって１割込み要求線の数による制約を意識
しつつシステムを組む必要があり、ＭＰＵボードの搭載
数や割込み要求の種類が制約を受け、マルチプロセッサ
システムの性能を高めることのできない原因となってい
る。

したがって本発明の目的は、プロセッサ搭載ユニットの
数や割込み要求の種類に制約を受けることなく、各ユニ
ット間での割込み要求の転送を可能にすることにある。

［課題を解決するための手段］ 第１図は本発明に係る原理説明図である。

本発明に係るマルチプロセッサシステムの割込み方式は
、ブ・ロセッサ格截ユニット５■〜５＠を複数備え、各
ユニット間で共通バス６を介してデータ転送を行うよう
に構成されたマルチプロセッサシステムにおいて、各ユ
ニット５■〜５＠が、自ユニット内で発生した他ユニッ
トに対する割込み事象を、共通バス６に送出する形態の
割込みメツセージに変換する割込みメツセージ発生部５
２と、共通バス６上の信号を監視して、自ユニット宛の
割込みメツセージを検出するとそれを解析して自ユニッ
トのプロセッサ５１に割込みを発生する割込み監視制御
部５３とを具備し１割込みメツセージを該共通バス６を
介して他ユニットに転送することで他ユニットに対する
割込みを行うように構成される。

［作用］ 例えばユニット５■においてユニット５■宛の割込み要
求が発生したものとする。するとユニット５■内の割込
みメツセージ発生部でユニット５＠宛の割込みメツセー
ジが作られ、これが共通バス６に普通のデータ転送と同
様にして送出される。ユニット５■側の割込み監視制御
部５３は共通バス６上のデータを常に監視しており、自
ユニット宛の割込みメツセージを検出するとこれを取り
込み、その内容を解析し、その内容に応じた割込みをプ
ロセッサ５１により実行する。

［実施例］ 以下１図面を参照して本発明の詳細な説明する。

第２図には本発明の一実施例としての割込み方式を用い
たマルチプロセッサシステムが示される。第２図におい
て、ｌと２はＭＰ［Ｊ　（マイクロプロセッサ）を搭載
したＭＰＵボードであり、それぞ同一の回路構成を有し
ている。３はＭＰｔＪボード１と２間でのデータ転送に
用いる共通バスである。なお１図中にはＭＰＵボードは
２個のみ示されているが、実際には更に多くの同一構成
のＭＰＵボードがバスを介して相互に接続されているも
のである。

ＭＰＬ＋ボード１はＭＰＬＩＩｌ、割込みメツセージ発
生部１２１周辺制御部１３．割込みメツセージ監視部】
４１割込み制御部１５を含み構成されている。なお、Ｍ
ＰＵボード２も全く同じ構成要素からなっている。

周辺制御部１３は自ボードの周辺回路（例えばＲＡＭ、
ＲＯＭ、タイマー等）での割込み要求の発生を監視して
おり９周辺回路で割込み要求が発生すると割込み要求線
１６を介して割込み要求を割込み制御部１５に伝えると
共に、信号線１０３を介してＭＰＵＩＩにも割込み要求
の発生を通知し、さらに発生した割込みの内容１例えば
自ボード内のどの回路がどのボードのどの回路に宛てた
割込みであるかなどのデータを、信号線１８を介して割
込みメツセージ発生部に伝えるようになっている。ここ
で割込み要求線１６は発生した割込みの優先レベルの数
に応じた複数本の信号線がらなっており９発生割込みの
うちの最も上位の優先レベルに対応した信号線のみがア
クティブとなるようになっている。

割込みメツセージ発生部はＭＰＵＩＩからのＭＰＵデー
タおよび周辺制御部１３からの割込み内容データに基づ
き他ボードの割込み要求を所定の割込みメツセージのフ
ォーマットに組み立ててバス３に送出する回路である。

この割込みメツセージは、第３図示の如く１割込み識別
子９割込みソース識別子１割込みベクタアドレス等から
なる。ここで割込み識別子は割込みをかける相手側ボー
ドの番号であり１割込みソース識別子は割込み要求を発
生した自ボード内の周辺回路の識別番号を示し、また割
込みベクタアドレスは割込みをかけられた相手側ボード
のＭＰＵが割込み後に実行する割込み処理プログラムの
先頑アドレスを示す。

割込みメツセージ監視部１４はバス３上のデータを常時
監視しており、それにより自ボード宛の割込みメツセー
ジを検出したならばこれを取り込んで解析する機能を持
つ。そして、その解析結果に基づき、他ボードからの割
込み要求を割込み制御部１５に伝えると共に１割込みメ
ツセージ中の割込みベクタアドレスを信号線１０１を介
して割込み制御部１５に送る。

なお９割込み要求線１７も割込み要求線１６と同様に、
転送されてきた割込みの優先レベルの数に相応する複数
本の信号線からなっており、転送割込みの優先レベル対
応の信号線がアクティブとなることで割込み要求を割込
み制御部１５に伝えるようになっている。

割込み制御部１５は周辺制御部１３からの割込み要求と
割込みメツセージ監視部１４からの転送割込み要求とを
比較し、他ボードから転送された割込み要求の割込みレ
ベルが上位である場合に割込み信号を信号線１９を介し
てＭＰＬＩＩＩに伝えるよう構成されており、同時に割
込みベクタアドレスも内部バス１０２を介してＭＰ［Ｊ
ｌｌに転送するようになっている。

以下に実施例システムの動作が説明される。

いまＭＰＵボードｌにおいて１周辺回路で割込み要求が
発生すると１周辺制御部１３がこの割込み要求を検知す
る。この割込み要求が他ボード宛のものである場合１割
込み転送のためバス３の制御権を獲得する必要があり、
その旨がＭＰｔＪｌｌに通知される。

ＭＰＬ＋］、ｌはバス３の制御権を獲得する処理を行う
と共に１割込みメツセージ発生部１２にＭＰＵデータを
送出する。

割込みメツセージ発生部１２ではＭＰＵＩＩから送ら゛
れたＭＰＵデータと周辺制御部１３から送られた割込み
内容データとに基づき第３図の割込みメツセージを作成
し、これをバスの使用権が獲得された後に、転送サイク
ルで順次にバス３に送出する。この場合、バス３は８ビ
ツト線であるので、最初のサイクルで割込み識別子が９
次のサイクルで割込みソース識別子が、さらに次の２つ
のサイクルで割込みベクタアドレスが順次に送出される
ことになる。そして、この転送サイクルを終えた後にバ
ス３の使用権を解放する。

システム内の全てのＭＰＵボードはバス３上の割込みメ
ツセージ情報を受は取り、その受は取った割込みメツセ
ージを割込みメツセージ監視部におくるよう動作する。

ここではＭＰＵボードｌから発された割込み要求がＭＰ
Ｕボード２宛のものであるとして説明を行う。

割込みメツセージ監視部２４は受は取った割込みメツセ
ージを解析し、その割込みメツセージ中の割込み識別子
と自ボードに割り当てられた識別子番号との比較チエツ
クを行い、これらが一致した場合には自ボード宛の割込
みメツセージであると判定し、さらに割込みメツセージ
から読み取った割込みソース識別子により割込み要求元
の割込み優先レベルを判定し、その優先レベルに対応し
た割込み要求線２７の一つをアクティブにし、それによ
り割込み制御部２５に対して割込み要求を発生する。こ
の際、その割込みメツセージ中の割込みベクタアドレス
も信号線２０１を介して割込み制御部２５に伝えられる
。

割込み制御部２５では９割込みメツセージ監視部２４か
らの割込み要求線２７の割込みレベルと９周辺制御部２
３からの割込み要求線２６の割込みレベルとを比較して
おり７割込み要求１ｉ！２７の割込みレベルの方が上位
であった場合には信号線２９を介してＭＰＵ２１に対し
て割込み信号を発生させ、同時にバス２０２を介して割
込みベクタアドレスを通知する。

ＭＰＴＪ２１はこの割込みベクタアドレスに従って割込
み処理を行うプログラムの先頭アドレスを知り１割込み
処理を開始する。

［発明の効果］ 以上に説明したように１本発明によれば、複数のプロセ
ッサ格截ユニット間に専用の割込み要求線をそれぞれ設
ける必要がなくなるので、バスインタフェースでの接続
信号線の本数の制約を意識しなくともよくなり、したが
ってプロセッサ搭載ユニット数あるいは割込みの種類等
の制限を大幅に改善することができ、よってマルチプロ
セッサシステムの性能向上に寄与するところが大きい。

第２図は本発明の一実施例としての割込み方式を用いた
マルチプロセッサシステムを示すブロック図、および。

第３図は実施例で用いる割込みメツセージのフォーマッ
トを示す図である。

図において。

１．２・・・ＭＰＵボード ３・・・バス １１、．２１・・・ＭＰＵ １２．２２・・・割込みメツセージ発生部１３．２３・
・・周辺制御部 １４．２４−・・割込みメツセージ監視部１５．２５・
・・割込み制御部 １６．１７，２６．２７・・・割込み要求線

【図面の簡単な説明】

第１図は本発明に係る原理説明図。

Claims (1)

1. 【特許請求の範囲】 プロセッサ搭載ユニット（５［１］〜５［ｎ］）を複数
   備え、各ユニット間で共通バス（６）を介してデータ転
   送を行うように構成されたマルチプロセッサシステム、
   において、 各ユニット（５［１］〜５［ｎ］）は、 自ユニット内で発生した他ユニットに対する割込み事象
   を、共通バス（６）に送出する形態の割込みメッセージ
   に変換する割込みメッセージ発生部（５２）と、 共通バス（６）上の信号を監視して、自ユニット宛の割
   込みメッセージを検出するとその内容に基づき自ユニッ
   トのプロセッサ（５１）に割込みを発生する割込み監視
   制御部（５３）とを具備し、 該割込みメッセージを該共通バス（６）を介して他ユニ
   ットに転送することで他ユニットに対する割込みを行う
   ように構成されたマルチプロセッサシステムの割込み方
   式