JPH03655B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理システムにおける主記憶装置
等の記憶装置の制御に係り、特に処理装置内のバ
ツフア上で更新されたデータを、スワツプ方式で
記憶装置に書込む場合の制御方式に関する。

計算機システムにおける中央処理装置等の処理
装置からの主記憶装置等の記憶装置に対するアク
セスを実質的に高速化するために、処理装置に比
較的高速で小容量の記憶装置で構成されるバツフ
アを設け、記憶装置に記憶されているデータのコ
ピーを保持して、バツフアに所要のデータがある
ときは、記憶装置にアクセスすることなく、バツ
フア上のデータを使用することにより、データア
クセス速度を実質的に改善する技術が広く採用さ
れている。

このようなバツフアにおいて、バツフア上にコ
ピーされているデータを更新する場合には、記憶
装置上の対応する原データも更新して内容を一致
させる必要がある。

スワツプ方式は、かゝる更新処理に用いられる
１制御方式であつて、該方式では、データ更新が
必要になつた時点では、バツフア上のデータのみ
を更新する。その後別のデータを記憶装置からバ
ツフアに読み込むためにこの更新されたデータの
記憶位置を使用する必要が生じたとき等に、更新
データをバツフアから記憶装置に書き出し、代わ
つて別データをバツフアの同じ位置に読み込むと
いう方法により、記憶装置上の原データの更新が
行われる。

本発明は、このようなスワツプ処理におけるバ
ツフア及び記憶装置の一連のデータ読出し／書込
み処理の改善された制御方式に関する。

〔従来の技術〕

第２図は情報処理システムの一例を示すブロツ
ク図で、１は中央処理装置等の処理装置であつ
て、バツフア１１に記憶装置２のデータのコピー
を保持する。

記憶装置２は複数の記憶バンク２１〜２４等か
らなり、記憶バンク相互は並列にアクセス動作を
実行することができるが、各記憶バンクは一時に
１アクセスのみ処理できるように構成されてい
る。

第３図は処理装置１のバツフア１１及び関連制
御回路の構成を示すブロツク図である。

バツフア１１は固定長のデータブロツクを複数
ブロツク記憶することのできるデータ部１２、及
びデータ部１２に対応した構成を有するタグ部１
３からなる。

タグ部１３は、データ部１２に記憶されている
各データブロツクの記憶装置２上の記憶アドレス
及びその他の制御情報を保持する。

処理装置１の本体部分からのアクセス要求情報
は信号線３０からレジスタ３１にセツトされる。
レジスタ３１にセツトされる記憶アドレスの一部
は信号線３２としてバツフア１１のタグ部１３及
びデータ部１２の読出しを制御する。又、レジス
タ３１の内容はレジスタ３３にセツトされる。

一般に、上記読出しでは、複数のデータブロツ
ク及び対応するタグ情報が読み出されてレジスタ
３４及び３５にセツトされ、比較回路３６でレジ
スタ３３の記憶アドレスの一部と、レジスタ３５
のタグ情報中の記憶アドレスの一部とが比較され
る。

この比較において、一致が得られれば、一致し
たタグ情報に対応するデータブロツクがレジスタ
３７、信号線３８を経て処理装置１の本体部へ供
給される。

こゝで、比較回路３６により一致が得られない
場合には、不一致信号４０によつてレジスタ３３
のアクセス要求情報がレジスタ４１にセツトされ
る。レジスタ４１は記憶装置２へアクセスする必
要のあるアクセス要求情報を保持するレジスタ
で、一般に複数個のレジスタで、複数のアクセス
要求を保持することができるように構成される。

記憶装置アクセス制御部４２はレジスタ４１の
アクセス要求情報の１を選択してレジスタ４３に
セツトすることにより、記憶装置２へアクセス要
求を送出する制御を行う回路である。

記憶装置アクセス制御部４２は、レジスタ４１
の各レジスタに対応する制御回路によつて、記憶
バンクの使用中表示を保持し、空きの記憶バンク
に対するアクセス要求は連続的に送出し、使用中
の記憶バンクへのアクセス要求は、一定のタイミ
ングによつて該表示がリセツトされるのを待つて
発行する。

データ読出しアクセス要求を送出すると、上記
の一定のタイミングの後、記憶装置２から読出し
データブロツクがレジスタ５０に転送され、この
データはレジスタ３７を経て処理装置１内の要求
元へ転送される。

同時に、アクセス要求情報が記憶装置アクセス
制御部４２からレジスタ３１へ返送され、又レジ
スタ５０のデータはレジスタ５１へも転送され、
バツフア１１のデータ部１２の中のレジスタ３１
のアドレス情報等によつて定まる記憶位置に書き
込まれる。又、タグ部１３の対応する記憶位置も
レジスタ３１の情報により更新される。

このようにして、記憶装置２から新たに読出し
たデータブロツクをバツフア１１に書込むと、そ
の記憶位置に記憶されていた前のデータブロツク
は消去されるので、前のデータブロツクがバツフ
ア１１内で更新されていた場合には、新データブ
ロツク書込みの前に、前データブロツクをバツフ
ア１１から読み出して、記憶装置２の該当記憶ア
ドレスへ書込む、いわゆるスワツプ処理を行う。

なお、記憶装置２への書込みアクセスにおい
て、書込むべきデータブロツクはバツフア１１か
らレジスタ３４を経てレジスタ５１に読み出さ
れ、レジスタ４３のアクセス要求情報と共に記憶
装置２へ転送される。

一般にバツフア１１の記憶位置は制御の便宜上
から記憶装置２の記憶バンクに対応するように区
分される。従つてスワツプ処理において、バツフ
ア１１に書き込まれる新データブロツクと、バツ
フア１１の同じ記憶位置にある更新データブロツ
クとは、記憶装置２内で同じ記憶バンクに属す
る。

このことを考慮して、従来のスワツプ処理の制
御には、以下に述べる２種の方式があつた。

第４図はこの２方式のタイミングの説明図であ
る。図において、６０の線はバツフア１１の読出
し又は書込み時間、６１はレジスタ４３に記憶ア
ドレス等のアクセス要求を保持している時間、６
２は記憶装置アクセス制御部４２内の記憶バンク
使用中表示、６３〜６５は記憶装置２の状態を示
し、６３はレジスタ４３の記憶アドレス等を受信
して保持している時間、６４は記憶バンクが１ア
クセス動作に占用されている時間、６５は読出し
データの保持されている時間を示す。又６６はレ
ジスタ５０又はレジスタ５１でデータが保持され
ている時間、６７は記憶装置２で書込みデータを
受信するレジスタのデータ保持状態を示す。

各時間を示す線上の記号Ｒ０，Ｗ０はスワツプ
処理の、それぞれ読出し又は書込み動作に関連す
ることを示し、Ｒ１はスワツプ処理とは別の読出
しアクセスで、スワツプ処理の対象と同じ記憶バ
ンクを要求するものを示すものとする。

第４図ａは従来の第１の方式の場合であつて、
時刻７０でまずスワツプ処理の新データの読出し
要求を出し、記憶装置２におけるその記憶バンク
のアクセス動作が終わる時刻７１に合わせて、時
刻７２からバツフア１１の更新データの読出しを
開始し、バツフア１１から読み出したデータを書
込みデータとして記憶装置２に時刻７１までに転
送し、記憶装置では同一記憶バンクの読出しと書
込みアクセスが連続して実行されるようにする。

記憶装置２で読み出された新データは時刻７３
でレジスタ５０に受信され、時刻７４でバツフア
１１に書き込まれる。

記憶装置２のスワツプ対象記憶バンクは、スワ
ツプの書込みアクセス動作が終わる時刻７５か
ら、他のアクセス要求に使用できる。

以上により、記憶装置２のスワツプ対象の記憶
バンクは連続的に有効に使用されて、使用効率が
よい。しかし、バツフア１１のアクセスは同一の
記憶位置であるにもかゝわらず、２回に分割され
るので連続する場合に比べてバツフア１１の占用
時間が長い。

第４図ｂに示す従来の第２の方式は、上記と同
様にして時刻７３に記憶装置２からレジスタ５０
に受信される新データを、時刻７４でバツフア１
１に書込むので、この書込みと更新データの読出
しが連続するようにタイミングを合わせて、時刻
８０からバツフア１１の更新データ読出しを開始
し、この読出しに引き続いて書込みを行う。

このために、バツフア１１から読み出された更
新データの記憶装置２への書込みは時刻８１から
開始される。

記憶装置アクセス制御部４２はこの間の時刻８
２から時刻８３までを一連のスワツプ処理のため
の記憶バンク使用期間として使用中状態の表示を
保持するので、同じ記憶バンクへの他のアクセス
要求は時刻８４まで実行されない。

以上の結果第２の方式はバンク１１の使用効率
がよいが、記憶装置２のスワツプ対象記憶バンク
の使用効率が悪い。

〔発明が解決しようとする問題点〕

以上の説明から明らかなように、スワツプ処理
の従来の方式はバツフア又は記憶装置の何れか一
方の使用効率が悪く、両者を共に効率よく使用す
ることはできなかつた。

〔問題点を解決するための手段〕

本発明はスワツプ処理において、バツフア及び
記憶装置の両者の使用効率を損なうことのない、
記憶装置アクセス制御方式を提供することを目的
とする。

この目的は、１又は複数の記憶バンクからなる
記憶装置と、該記憶装置の一部のデータを保持す
るスワツプ方式のバツフアを有する装置とを有す
る情報処理システムの該バツフアのスワツプ処理
において、該バツフアのスワツプすべきデータ位
置に書込むデータを、上記記憶装置から読み出す
ための該記憶装置へのアクセスの後、上記データ
位置から読み出したデータを該記憶装置の上記ア
クセスと同一の記憶バンクに書込むための該記憶
装置へのアクセスまでの間に、該記憶バンクへの
他のアクセスを可能とする時間を設けるように構
成された本発明の記憶装置アクセス制御方式によ
つて達成される。

〔作用〕

即ち、スワツプ処理における記憶装置アクセス
制御部４２の処理において、従来の第２の方式に
おける時刻７１から時刻８１までの期間に、同じ
記憶バンクに対して、スワツプ処理とは別のアク
セス動作を挿入するように制御するので、バツフ
ア１１は従来の第２の方式と同様に効率よく使用
され、記憶装置２と記憶バンクは連続して使用さ
れ得ることになり、使用効率が改善される。

〔実施例〕

第１図ａは本発明の一実施例のタイミングを説
明する図である。

図において、バツフア１１のスワツプ処理は、
従来の第２の方式（第４図ｂ）と同様に、時刻７
０で開始されて、時刻８０で更新データをバツフ
ア１１から読み出し、時刻７４で新データをバツ
フア１１に書込む。

又同様に、記憶装置アクセス制御部４２では、
時刻８２から、スワツプ対象の記憶バンクについ
て使用中状態とするが、本発明により、記憶装置
２で新データの読出しアクセスが終わる時刻７１
にタイミングを合わせて、時刻９０の直前の例え
ば１制御サイクルの間、この記憶バンクの使用中
状態表示を解除する。

従つて、時刻９０までにこの記憶バンクへのス
ワツプ処理以外のアクセス要求（Ｒ１）が待つて
いた場合には、時刻９０からそのアクセス要求の
処理が開始され、この要求は記憶装置２で前の読
出しアクセスの終わる時刻７１から、引き続いて
実行され、このアクセス動作が終わる時刻８１か
ら、スワツプ処理の更新データ書込みが実行され
る。

この更新データ書込みのための記憶バンク使用
を確保するために、スワツプ処理のための記憶バ
ンク使用中表示は時刻９０から再び使用中状態の
表示にする。

第１図ｂは第１図ａのタイミング制御機能を持
つ記憶装置アクセス制御部４２の詳細を示すブロ
ツク図である。

レジスタ４１−１及び４１−２は、第２図のレ
ジスタ４１に属する２組のレジスタをそれぞれ示
し、各レジスタにはアクセスを要求する記憶アド
レス等が保持される。

レジスタ４１−１，４１−２に対応して、タイ
ミング回路９１−１，９１−２、記憶バンクの使
用中表示ラツチ９３−１，９３−２及び関連回路
が設けられる。使用中表示ラツチ９３−１，９３
−２はそれがオンにセツトされているとき、対応
するレジスタ４１−１又は４１−２にある記憶ア
ドレスの属する記憶バンクが使用中であることを
表示するものとする。

制御回路９４は、レジスタ４１−１，４１−２
の記憶アドレスと、使用中表示ラツチ９３−１，
９３−２の表示から、アクセス要求の発行可否を
判定する。

アクセス要求している記憶バンクが空きの場合
には、その要求を保持するレジスタ４１−１又は
４１−２に対応する使用中表示ラツチ９３−１又
は９３−２を制御線９５−１，９５−２でオンに
し、制御線９６−１又は９６−２でタイミング回
路９１−１又は９１−２を起動する。同時にアク
セス要求情報をレジスタ４３にセツトして、記憶
装置２へ転送する。

タイミング回路９１−１，９１−２は制御線９
６−１，９６−２によつて２種のタイミングを指
定されるものとし、第１は通常の読出しアクセス
用で、一定時間のタイミングで制御線９７−１，
９７−２に使用中表示ラツチ９３−１又は９３−
２のリセツト出力を生ずる。

第２はスワツプ処理のためのアクセス用で、第
１図ａの時刻８２から時刻８６までのタイミング
を行い、その途中で時刻８５において制御線９７
−１，９７−２に使用中表示ラツチ９３−１又は
９３−２のリセツト出力を出し、時刻９０におい
て制御線９８−１，９８−２に再セツトのための
出力を生じ、時刻８６で制御線９９−１，９９−
２にリセツト出力を出す。

例えばレジスタ４１−１にスワツプ処理のアク
セス要求があつて、処理が開始されたとし、続い
てスワツプ処理と同じ記憶バンクに対するアクセ
ス要求がレジスタ４１−２にセツトされると、使
用中表示ラツチ９３−１がオンであり且つレジス
タ４１−２の要求が、レジスタ４１−１の要求と
同じ記憶バンクであることにより、レジスタ４１
−２の要求の処理は待たされる。

しかし、時刻８５のタイミングで使用中表示ラ
ツチ９３−１がオフにリセツトされるので、待ち
条件は解除されて、レジスタ４１−２のアクセス
要求が制御回路９４によりレジスタ４３にセツト
され記憶装置２へ転送される。

レジスタ４１−２の要求受け付け後の時刻９０
で、使用中表示ラツチ９３−１は再びオンにされ
るので、以後時刻８６までは、同じ記憶バンクへ
の新たなアクセス要求は受け付けられない。

〔発明の効果〕

以上の説明から明らかなように本発明によれ
ば、バツフアのスワツプ処理における、バツフア
及び記憶装置の使用効率を改善するので、情報処
理システムの性能向上が得られるという著しい工
業的効果がある。

【図面の簡単な説明】

第１図は本発明一実施例の説明図、第２図は情
報処理システムの構成図、第３図はバツフア及び
制御回路のブロツク図、第４図は従来の方式の制
御タイミング説明図である。 図において、１は処理装置、２は記憶装置、１
１はバツフア、２１〜２４は記憶バンク、４２は
記憶装置アクセス制御部、９１−１，９１−２は
タイミング回路、９３−１，９３−２は使用中表
示ラツチ、９４は制御回路を示す。

Claims (1)

【特許請求の範囲】
1. １ １以上の記憶バンクからなる制御装置と、該
   記憶装置の一部のデータを保持するスワツプ方式
   のバツフアを有する装置とを有する情報処理シス
   テムの該バツフアのスワツプ処理において、該バ
   ツフアのスワツプすべきデータ位置に書込むデー
   タを、上記記憶装置から読み出すための該記憶装
   置へのアクセスの後、上記データ位置から読み出
   したデータを該記憶装置の上記アクセスと同一の
   記憶バンクに書込むための該記憶装置へのアクセ
   スまでの間に、該記憶バンクへの他のアクセスを
   可能とする時間を設けるように構成されてなるこ
   とを特徴とする記憶装置アクセス制御方式。