JPH0365045B2 - - Google Patents
Info
- Publication number
- JPH0365045B2 JPH0365045B2 JP56204184A JP20418481A JPH0365045B2 JP H0365045 B2 JPH0365045 B2 JP H0365045B2 JP 56204184 A JP56204184 A JP 56204184A JP 20418481 A JP20418481 A JP 20418481A JP H0365045 B2 JPH0365045 B2 JP H0365045B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- output
- transistor
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000000295 complement effect Effects 0.000 claims description 4
- 238000009499 grossing Methods 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 description 14
- 230000008901 benefit Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
この発明は電源供給回路に関し、特に電力増幅
器の電力変換効率を向上させるために直流電源電
圧を増幅器の出力信号レベルに応じて制御するよ
うにした増幅器の電源供給回路に関するものであ
る。
器の電力変換効率を向上させるために直流電源電
圧を増幅器の出力信号レベルに応じて制御するよ
うにした増幅器の電源供給回路に関するものであ
る。
電力増幅器の出力段トランジスタは一般にＢ級
動作をなすために、トランジスタのコレクタ損失
が著しく大となる関係上、この損失を削減すべ
く、増幅出力信号レベルが小なる時には直流電源
を同様に小とし、増幅出力信号レベルが増大すれ
ば直流電源を大に切替え制御する方式が採られて
いる。
動作をなすために、トランジスタのコレクタ損失
が著しく大となる関係上、この損失を削減すべ
く、増幅出力信号レベルが小なる時には直流電源
を同様に小とし、増幅出力信号レベルが増大すれ
ば直流電源を大に切替え制御する方式が採られて
いる。
かかる電源供給方式においては、異なる電圧レ
ベルを有する電源が複数個必要となり、また電源
電圧レベルがステツプ的に変動することにより不
要輻射が発生して好ましくない等の欠点がある。
ベルを有する電源が複数個必要となり、また電源
電圧レベルがステツプ的に変動することにより不
要輻射が発生して好ましくない等の欠点がある。
従つて、本発明の目的は上記従来の欠点をなく
し簡単な構成の増幅器の電源供給回路を提供せん
とすることである。
し簡単な構成の増幅器の電源供給回路を提供せん
とすることである。
本発明による電源供給回路は、増幅器の増幅出
力信号電圧の絶対値よりも所定値高い電圧を発生
する電圧発生源と、増幅出力信号電圧の絶対値に
応じたパルス幅の制御信号にて直流電源をオンオ
フし、このオンオフ出力を平滑化することにより
増幅出力信号レベルに応じた電圧を発生するチヨ
ツパ型電源と、これら電圧発生源の出力とチヨツ
パ型電源の出力とを増幅出力信号の変化状態に応
じて択一的に増幅器の電源端子へ供給する手段と
を含んでおり、前記電圧発生源は、入力制御電極
に前記増幅出力信号が印加される第１のトランジ
スタ素子と入力制御電極に前記電源端子の電圧の
所定値低い電圧が印加される第２のトランジスタ
素子とからなり互いの同相出力電極同士が共通接
続されたコンプリメンタリ回路と、前記直流電圧
電源と前記電源端子との間に接続されかつ制御電
極が前記第１のトランジスタ素子の逆相出力電極
に接続された第３のトランジスタ素子とを有し、
前記第２のトランジスタ素子の逆相出力電極の出
力を前記チヨツパ型電源の制御信号とし、前記増
幅出力信号に前記チヨツパ型電源の出力が追従で
きなくなつたときに前記第１ないし第３トランジ
スタ素子による電圧ホロワの出力を前記電源端子
へ供給するようにしたことを特徴としている。
力信号電圧の絶対値よりも所定値高い電圧を発生
する電圧発生源と、増幅出力信号電圧の絶対値に
応じたパルス幅の制御信号にて直流電源をオンオ
フし、このオンオフ出力を平滑化することにより
増幅出力信号レベルに応じた電圧を発生するチヨ
ツパ型電源と、これら電圧発生源の出力とチヨツ
パ型電源の出力とを増幅出力信号の変化状態に応
じて択一的に増幅器の電源端子へ供給する手段と
を含んでおり、前記電圧発生源は、入力制御電極
に前記増幅出力信号が印加される第１のトランジ
スタ素子と入力制御電極に前記電源端子の電圧の
所定値低い電圧が印加される第２のトランジスタ
素子とからなり互いの同相出力電極同士が共通接
続されたコンプリメンタリ回路と、前記直流電圧
電源と前記電源端子との間に接続されかつ制御電
極が前記第１のトランジスタ素子の逆相出力電極
に接続された第３のトランジスタ素子とを有し、
前記第２のトランジスタ素子の逆相出力電極の出
力を前記チヨツパ型電源の制御信号とし、前記増
幅出力信号に前記チヨツパ型電源の出力が追従で
きなくなつたときに前記第１ないし第３トランジ
スタ素子による電圧ホロワの出力を前記電源端子
へ供給するようにしたことを特徴としている。
以下に図面により本発明を説明する。
図は本発明の実施例の回路図であり、Qa及び
Qa′は電力増幅器の出力段１を構成するＢ級プツ
シユプル出力トランジスタであり、ベース入力に
は電圧増幅された駆動入力v1が共通に印加されて
おり、両エミツタ出力v0により共通負荷RLをプ
ツシユプル駆動するものである。
Qa′は電力増幅器の出力段１を構成するＢ級プツ
シユプル出力トランジスタであり、ベース入力に
は電圧増幅された駆動入力v1が共通に印加されて
おり、両エミツタ出力v0により共通負荷RLをプ
ツシユプル駆動するものである。
増幅出力信号v0の絶対値レベルが比較的小なる
場合における増幅器１の電源供給端子（トランジ
スタQa，Qa′のコレクタ）への電源を発生するた
めに、いわゆるチヨツパ型電源２，２′が夫々に
設けられている。正側電源２についてのみ述べれ
ば、スイツチングトランジスタQ3及びQ4を有し、
トランジスタQ4のコレクタと回路電源＋VCCとの
間に抵抗R3，R4及びコンデンサC2よりなる時定
数回路が設けられ、抵抗R3，R4による分圧出力
がスイツチングトランジスタQ3のベース制御信
号となつて、このトランジスタQ3のオンオフに
より直流電圧＋VCCが、コイルＬ及びコンデンサ
C1よりなる平滑回路へ断続的に供給されて、そ
の平滑化積分出力vxが得られる。ここで、D4は
トランジスタQ3オン時にコイルＬに蓄えられた
磁気エネルギーをトランジスタQ3オフ時にコン
デンサC1を充電するための電流に変換するいわ
ゆるフライホールダイオードである。トランジス
タQ4のオン時には、コンデンサC2は急速充電さ
れてトランジスタQ3を瞬時にオンとするが、ト
ランジスタQ4オフ時には、コンデンC2の放電路
が抵抗R3，R4による時定数のために一定時間遅
延してトランジスタQ3がオフとなる。コンデン
サC1による平滑出力すなわちチヨツパ型電源２
の出力vxは一方向性ダイオードD1を介して増幅
器１の電源供給端子へ印加されている。
場合における増幅器１の電源供給端子（トランジ
スタQa，Qa′のコレクタ）への電源を発生するた
めに、いわゆるチヨツパ型電源２，２′が夫々に
設けられている。正側電源２についてのみ述べれ
ば、スイツチングトランジスタQ3及びQ4を有し、
トランジスタQ4のコレクタと回路電源＋VCCとの
間に抵抗R3，R4及びコンデンサC2よりなる時定
数回路が設けられ、抵抗R3，R4による分圧出力
がスイツチングトランジスタQ3のベース制御信
号となつて、このトランジスタQ3のオンオフに
より直流電圧＋VCCが、コイルＬ及びコンデンサ
C1よりなる平滑回路へ断続的に供給されて、そ
の平滑化積分出力vxが得られる。ここで、D4は
トランジスタQ3オン時にコイルＬに蓄えられた
磁気エネルギーをトランジスタQ3オフ時にコン
デンサC1を充電するための電流に変換するいわ
ゆるフライホールダイオードである。トランジス
タQ4のオン時には、コンデンサC2は急速充電さ
れてトランジスタQ3を瞬時にオンとするが、ト
ランジスタQ4オフ時には、コンデンC2の放電路
が抵抗R3，R4による時定数のために一定時間遅
延してトランジスタQ3がオフとなる。コンデン
サC1による平滑出力すなわちチヨツパ型電源２
の出力vxは一方向性ダイオードD1を介して増幅
器１の電源供給端子へ印加されている。
増幅出力信号v0の絶対値レベルが急激に増大し
てチヨツパ型電源２，２′の出力が信号レベルに
追従できなくなる場合における増幅器１の電源供
給端子への電源を発生するために電圧フオロワ型
の電圧発生源３，３′が設けられている。正側電
源３についてのみ述べれば、一対のコンプリメン
タリなトランジスタQ1，Q2が互いの同相出力電
極であるエミツタを共通接続されて設けられ、い
わゆる縦型差動アンプ型式とされている。トラン
ジスタQ1のベース制御入力には増幅出力v0をダ
イオードD2により正側検波した信号が、またト
ランジスタQ2のベース制御入力には増幅器１の
電源供給端子の電圧va所定オフセツト電圧Esだ
けレベルシフトした低い電圧（va−Es）が夫々
印加されている。従つて、両トランジスタQ1，
Q2により電圧v0と（va−Es）とがレベル比較さ
れることになる。トランジスタQ1によるコレク
タ（同相出力電極）出力を、電源＋VCCと増幅器
１の電源供給端子との間に設けられたトランジス
タQbのベースへ供給して増幅し、このトランジ
スタQbのコレクタ出力をトランジスタQaのコレ
クタ電源vaとしている。従つて、va−Es＝v0と
なる様に帰還がかかつてva＝v0＋Esとなるよう
にトランジスタQaのコレクタ電圧が変化して、
電圧発生源３は増幅出力信号v0のレベルにオフセ
ツト電圧Esを加えた電圧vaを増幅器１の電源と
して発生することになる。尚、抵抗R1，R2及び
ダイオードD3はトランジスタQ1，Q2の逆バイア
ス時の保護用であり、トランジスタQ1，Q2及び
ダイオードD2の順方向電圧降下は無視するもの
とする。
てチヨツパ型電源２，２′の出力が信号レベルに
追従できなくなる場合における増幅器１の電源供
給端子への電源を発生するために電圧フオロワ型
の電圧発生源３，３′が設けられている。正側電
源３についてのみ述べれば、一対のコンプリメン
タリなトランジスタQ1，Q2が互いの同相出力電
極であるエミツタを共通接続されて設けられ、い
わゆる縦型差動アンプ型式とされている。トラン
ジスタQ1のベース制御入力には増幅出力v0をダ
イオードD2により正側検波した信号が、またト
ランジスタQ2のベース制御入力には増幅器１の
電源供給端子の電圧va所定オフセツト電圧Esだ
けレベルシフトした低い電圧（va−Es）が夫々
印加されている。従つて、両トランジスタQ1，
Q2により電圧v0と（va−Es）とがレベル比較さ
れることになる。トランジスタQ1によるコレク
タ（同相出力電極）出力を、電源＋VCCと増幅器
１の電源供給端子との間に設けられたトランジス
タQbのベースへ供給して増幅し、このトランジ
スタQbのコレクタ出力をトランジスタQaのコレ
クタ電源vaとしている。従つて、va−Es＝v0と
なる様に帰還がかかつてva＝v0＋Esとなるよう
にトランジスタQaのコレクタ電圧が変化して、
電圧発生源３は増幅出力信号v0のレベルにオフセ
ツト電圧Esを加えた電圧vaを増幅器１の電源と
して発生することになる。尚、抵抗R1，R2及び
ダイオードD3はトランジスタQ1，Q2の逆バイア
ス時の保護用であり、トランジスタQ1，Q2及び
ダイオードD2の順方向電圧降下は無視するもの
とする。
負側回路２′及び３′については、正側回路２及
び３と夫々相補対称に構成されているものとし、
正側回路の各素子と対応する素子には「′」を付
して示している。
び３と夫々相補対称に構成されているものとし、
正側回路の各素子と対応する素子には「′」を付
して示している。
ここで、トランジスタQ1，Q2による縦型差動
アンプ部の動作について考えるに、v0≧va−Es
すなわちv0＋Es≧vaの場合にはトランジスタQ1，
Q2の両ベースは順方向バイアス状態にあるから
両トランジスタQ1，Q2は能動状態となつており、
トランジスタQ1，Q2及びQbによる回路は電圧フ
オロワとして動作し、トランジスタQbを介して
va＝v0＋Esなる電圧が増幅器１の電源として与
えられることになる。
アンプ部の動作について考えるに、v0≧va−Es
すなわちv0＋Es≧vaの場合にはトランジスタQ1，
Q2の両ベースは順方向バイアス状態にあるから
両トランジスタQ1，Q2は能動状態となつており、
トランジスタQ1，Q2及びQbによる回路は電圧フ
オロワとして動作し、トランジスタQbを介して
va＝v0＋Esなる電圧が増幅器１の電源として与
えられることになる。
トランジスタQ1，Q2を流れる電流は、スイツ
チングトランジスタQ4のベース電流ともなつて
いるから、トランジスタQ4がオンとなり、トラ
ンジスタQ3をオンとする。よつて、コンデンサ
C1にはトランジスタQ3、コイルＬを介して＋VCC
に充電されて出力vxが上昇する。コンデンサC1
の充電が進み、vx＞v0＋Esとなると、ダイオー
ドD1が順方向バイアスされるから、va＝vxとな
る。このとき、va＞v0＋Esとなるから、トラン
ジスタQ1，Q2は逆バイアスされてカツトオフと
なる。従つて、トランジスタQbもオフとなつて
電圧フオロワ機能を停止し、増幅器１への電源供
給はコンデンサC1の出力vxとなるように切替わ
る。この時トランジスタQ1，Q2のオフによりト
ランジスタQ4もオフとなるが、抵抗R3，R4及び
コンデンサC2の時定数回路の作用により、一定
時間遅れてトランジスタQ3がオフする。この遅
延期間にあつては、トランジスタQ3、コイルＬ
及びコンデンサC1の経路でコンデンサC1が充電
されており、ダイオードD1を介して増幅器１へ
供給されるコンデンサC1の放電電流よりこの充
電電流が大であれば、電圧vxは更に上昇し続け
る利点がある。更に、トランジスタQ3がオフと
なつても、フライホイールダイオードD4の作用
によりコイルＬの磁気エネルギーがコンデンサ
C1の充電電流として放出されるので、コイルＬ
の当該磁気エネルギーが零となるまで充電が続行
される利点もある。この過程で、増幅器１への放
電電流が充電電流よりも大となることによりvx
は降下し始め、vxの低下によりvx≦v0＋Esとな
ると、トランジスタQ1，Q2が能動状態となつて、
初めの状態へ戻り、以下順次この動作を繰返す。
チングトランジスタQ4のベース電流ともなつて
いるから、トランジスタQ4がオンとなり、トラ
ンジスタQ3をオンとする。よつて、コンデンサ
C1にはトランジスタQ3、コイルＬを介して＋VCC
に充電されて出力vxが上昇する。コンデンサC1
の充電が進み、vx＞v0＋Esとなると、ダイオー
ドD1が順方向バイアスされるから、va＝vxとな
る。このとき、va＞v0＋Esとなるから、トラン
ジスタQ1，Q2は逆バイアスされてカツトオフと
なる。従つて、トランジスタQbもオフとなつて
電圧フオロワ機能を停止し、増幅器１への電源供
給はコンデンサC1の出力vxとなるように切替わ
る。この時トランジスタQ1，Q2のオフによりト
ランジスタQ4もオフとなるが、抵抗R3，R4及び
コンデンサC2の時定数回路の作用により、一定
時間遅れてトランジスタQ3がオフする。この遅
延期間にあつては、トランジスタQ3、コイルＬ
及びコンデンサC1の経路でコンデンサC1が充電
されており、ダイオードD1を介して増幅器１へ
供給されるコンデンサC1の放電電流よりこの充
電電流が大であれば、電圧vxは更に上昇し続け
る利点がある。更に、トランジスタQ3がオフと
なつても、フライホイールダイオードD4の作用
によりコイルＬの磁気エネルギーがコンデンサ
C1の充電電流として放出されるので、コイルＬ
の当該磁気エネルギーが零となるまで充電が続行
される利点もある。この過程で、増幅器１への放
電電流が充電電流よりも大となることによりvx
は降下し始め、vxの低下によりvx≦v0＋Esとな
ると、トランジスタQ1，Q2が能動状態となつて、
初めの状態へ戻り、以下順次この動作を繰返す。
こうすることにより、増幅出力信号v0のレベル
の絶対値に応じた直流電源電圧をチヨツパ型電源
２，２′により供給し、当該出力信号v0のレベル
が急激に増大した場合には電圧フオロワ機能を有
する電圧発生源３，３′によりv0＋Esなる電圧を
発生して供給するものであるから、増幅器１の損
失は著しく減少すると共に、電源変動がステツプ
状ではなく円滑に切替わるので不要輻射はなくな
る。
の絶対値に応じた直流電源電圧をチヨツパ型電源
２，２′により供給し、当該出力信号v0のレベル
が急激に増大した場合には電圧フオロワ機能を有
する電圧発生源３，３′によりv0＋Esなる電圧を
発生して供給するものであるから、増幅器１の損
失は著しく減少すると共に、電源変動がステツプ
状ではなく円滑に切替わるので不要輻射はなくな
る。
叙上の如く、本発明によれば簡単な回路構成を
もつて円滑に電源が変化し得る電源供給回路を構
成することができるので、高効率Ｂ級パワーアン
プの電源として好適である。
もつて円滑に電源が変化し得る電源供給回路を構
成することができるので、高効率Ｂ級パワーアン
プの電源として好適である。
図は本発明の実施例の回路図である。
主要部分の符号の説明、１……増幅器、２，
２′……チヨツパ型電源、３，３′……電圧発生
源、Q1，Q1′，Q2，Q2′……縦型差動トランジス
タ。
２′……チヨツパ型電源、３，３′……電圧発生
源、Q1，Q1′，Q2，Q2′……縦型差動トランジス
タ。
Claims (1)
- 【特許請求の範囲】 １ 増幅器の増幅出力信号電圧の絶対値よりも所
定値高い電圧を発生する電圧発生源と、前記増幅
出力信号電圧の絶対値の大きさに追従したパルス
幅の制御信号にて直流電源電圧をオンオフし、こ
のオンオフ出力を平滑化することによつて前記増
幅出力信号レベルに応じた電圧を発生するチヨツ
パ型電源と、前記電圧発生源の出力と前記チヨツ
パ型電源の出力とを前記増幅出力信号に応じて択
一的に前記増幅器の電源端子へ供給する手段とを
含み、 前記電圧発生源は、入力制御電極に前記増幅出
力信号が印加される第１のトランジスタ素子と入
力制御電極に前記電源端子の電圧の所定値低い電
圧が印加される第２のトランジスタ素子とからな
り互いの同相出力電極同士が共通接続されたコン
プリメンタリ回路と、前記直流電圧電源と前記電
源端子との間に接続されかつ制御電極が前記第１
のトランジスタ素子の逆相出力電極に接続された
第３のトランジスタ素子とを有し、前記第２のト
ランジスタ素子の逆相出力電極の出力を前記チヨ
ツパ型電源の制御信号とし、前記増幅出力信号に
前記チヨツパ型電源の出力が追従できなくなつた
ときに前記第１ないし第３トランジスタ素子によ
る電圧ホロワの出力を前記電源端子へ供給するよ
うにしたことを特徴とする増幅器の電源供給回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56204184A JPS58105605A (ja) | 1981-12-17 | 1981-12-17 | 増幅器の電源供給回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56204184A JPS58105605A (ja) | 1981-12-17 | 1981-12-17 | 増幅器の電源供給回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58105605A JPS58105605A (ja) | 1983-06-23 |
| JPH0365045B2 true JPH0365045B2 (ja) | 1991-10-09 |
Family
ID=16486222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56204184A Granted JPS58105605A (ja) | 1981-12-17 | 1981-12-17 | 増幅器の電源供給回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58105605A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06255690A (ja) * | 1993-02-24 | 1994-09-13 | Asahi Natl Shomei Kk | 照明器具包装装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56104510A (en) * | 1980-01-24 | 1981-08-20 | Nippon Gakki Seizo Kk | Electric power amplifier |
-
1981
- 1981-12-17 JP JP56204184A patent/JPS58105605A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56104510A (en) * | 1980-01-24 | 1981-08-20 | Nippon Gakki Seizo Kk | Electric power amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58105605A (ja) | 1983-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000083374A (ja) | スイッチングレギュレ―タ | |
| JPH0132684B2 (ja) | ||
| JP3250979B2 (ja) | スイッチング電源装置 | |
| JPH0365045B2 (ja) | ||
| EP0913928B1 (en) | Power amplification device | |
| US3858119A (en) | Folded push-pull amplifier | |
| US4716513A (en) | Base drive circuit in a transistor inverter | |
| JPH10262365A (ja) | スイッチング電源装置 | |
| US4451802A (en) | Power amplifier | |
| JPH0233384Y2 (ja) | ||
| JPS59103571A (ja) | スイツチングレギユレ−タ回路 | |
| JPH10262367A (ja) | スイッチング電源装置 | |
| JPS58103208A (ja) | 電力増幅器 | |
| JPS5880905A (ja) | 増幅器の電源供給回路 | |
| US4476444A (en) | Power amplifier circuit | |
| JPH0385014A (ja) | Ｐｗｍ／ｄｃ電圧変換回路 | |
| JPS59140706A (ja) | 増幅回路 | |
| JP3044257B2 (ja) | スイッチング素子の駆動装置 | |
| JPH0328605Y2 (ja) | ||
| JP3467925B2 (ja) | スイッチングレギュレータのｆｅｔ駆動回路 | |
| JPH0548406A (ja) | 同期式三角波発生回路 | |
| JPS5848508A (ja) | 増幅器の電源供給回路 | |
| CN111414038A (zh) | 一种数字音频功率放大器及电子设备 | |
| JPS59140704A (ja) | 増幅回路 | |
| JPH0619217Y2 (ja) | 可変インピ−ダンス回路 |