JPH0364041A - 半導体基板の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、誘電体分離構造を有する半導体基板の製造
方法に関する。

〔発明の概要〕

この発明は、単結晶シリコン基板に、少なくともシリコ
ン酸化膜を介して基台をはり合わせ、単結晶シリコン基
板側にＳｏｌ領域を形成する半導体基板の製造方法であ
って、単結晶シリコン基板の表面にシリコン酸化膜を形
成して後、あるいは多結晶シリコンを堆積して後、また
は堆積中にシリコンをイオン注入法によって注入するこ
とによって、多結晶シリコン堆積中に発生するウィスカ
の発生を防止しようとするものである。

〔従来の技術〕

誘電体分離によるＳｏｌ領域の形成にはいくつかの方法
がある。例えば、単結晶シリコン基板の表面から酸素イ
オンを注入し、基板内部に絶縁領域を形成するＳＩＭＯ
Ｘ法や、シリコン基板上の酸化膜上にエピタキシャル成
長による単結晶シリコン膜を形成する方法がある。

これらのＳｏｌ形成方法には、欠陥の少ない単結晶領域
を形威する上で困難が伴い、最近、ウェハはり合わせに
よるＳ　ＯＩ　ｅＩ域の形成方法が研究されつつある。

例えば、特開昭６４−４７０４４号に示されている概略
を、第２図を用いて説明する。単結晶のシリコン基板１
の表面に溝２を形成する。この溝はＶ状でも凹状でも可
能である。シリコン基板の表面にシリコン酸化膜３を形
威し、さらに基台４を形成する。その後、シリコン基板
側を溝に到達するまで研削して、Ｓ　ＯＩ　ｍｌ域５を
形成する。

このようにして出来上がった５ＯＩＴｉＩ域に、ＭＯＳ
等の素子を形成する。また、ＳＯＩ領域の欠陥を少なく
するために、酸素イオンをイオン注入法を用いて打ち込
むことも記載されている。

〔発明が解決しようとする課題〕

このようなＳ　ＯＩ　Ｎ域を形成するのに、溝を用いて
基台をはり合わせるためには、溝を埋め、かつ平坦にす
る必要があるので、シリコン酸化膜形成後、多結晶シリ
コンを堆積して、表面の平坦化のために多結晶シリコン
膜の表面を研削した後、基台をはり合わせる方法を用い
る必要がある。この多結晶シリコン膜は、シリコン基板
と基台をはり合わせる際の熱膨張係数の違いを緩和する
バッファの役目を持っている。

この多結晶シリコンを堆積するには、実用上、７００〜
９００″Ｃの温度で成長速度を大きくすることが望まし
い。しかし、成長速度を大きくすると膜の垂直方向の結
晶成長が生じやすく、柱状結晶、いわゆるウィスカ（Ｗ
ｈｉｓｋｅｒ）が発生しやすくなる。

このウィスカは、その後の多結晶シリコンの研削の工程
で、折れや多結晶シリコン膜の一部がはぎ取られ、穴と
なってしまうこともあり、基台をはり合わせた後の熱処
理工程等で、気泡の発生、ひいては破裂を生ずるなど、
工程の汚染の原因となっていた。

本発明は、多結晶シリコンを堆積しても、ウィスカの発
生しない半導体基板の製造方法を実現するものである。

〔課題を解決するための手段〕

本発明は、半導体基板上のシリコン酸化膜、または多結
晶シリコン上から、シリコンをイオン注入法によって注
入し、ウィスカの発生を防止するものである。

〔作用〕

ウィスカの発生は、多結晶シリコンの下地が、ＳｉＯ□
よりもＳｉ、Ｎ、さらにＳｉにおいて少ない。すなわち
、シリコンの含有量が多い方がウィスカの発生が少ない
ので、シリコン酸化膜上からシリコンをイオン注入法に
より注入することによって、シリコン酸化膜上のシリコ
ン含有量を増加させるか、あるいは、多結晶シリコン上
からシリコンをイオン注入により注入することによって
多結晶シリコンをアモルファス化させ、ウィスカの核を
消滅させることが出来るのでウィスカの成長が抑制され
る。

〔実施例〕

本発明の実施例を、第１図ａないしｆを用いて説明する
。

まず、第１図ａに示すように、単結晶のシリコン基板１
をミラーポリッシュしてその表面に所定の大きさの溝２
をエツチングによって形成する。

その表面全面にシリコン酸化膜３を形成する。このシリ
コン酸化膜３の表面からシリコンイオン６をイオン注入
法によって注入する。注入条件として、およそ２ＱＫｅ
Ｖの加速電圧で１０１７／ｃ−以上のドーズ量のシリコ
ンイオンを注入するのがよく、その後、７００〜９００
″Ｃ程度の温度でアニールを行う。

次に第１図すに示すように、多結晶シリコン膜７をＣＶ
Ｄ法等によって所定の膜厚になるまで堆積させる。

次に第１図Ｃに示すように、多結晶シリコン膜７の表面
を平坦化するために、研削あるいは研磨を行う。

次に第１図ｄに示すように、平坦な多結晶シリコン膜７
の表面にシリコン材等の基台４をはり合わせる。

次に第１図のｅは、ｄまでの図面の上下方向を逆転して
示しており、上側に示したシリコン基板１の表面を高精
度研磨機を用いて研磨して、第１図ｆに示すようにシリ
コン酸化膜が露出する厚さになった時点で研磨を終了す
る。シリコン酸化膜３によって分離された単結晶領域す
なわちＳＯ■領域５を得ることが出来る。

また、前述の第１図ａにおいてシリコン酸化膜３の上か
らシリコンイオン６を注入したが、第１図すに示すよう
に、多結晶シリコン膜７を堆積後にシリコンイオン７を
注入する方法を用いれば、多結晶シリコン膜７をアモル
ファス化するので、ウィスカも消滅させることが出来る
。イオン注入は第１図Ｃの多結晶表面研磨後に行っても
よい。

また、前述の多結晶シリコン膜７を堆積し始める初期の
段階で、シリコンイオンをイオン注入法によって注入し
、さらに多結晶シリコンを堆積して所定の多結晶シリコ
ン膜７を形成すればライスの核が発生しないのでウィス
カの発生も抑制される。イオン注入と多結晶シリコンの
堆積を交互に繰り返してもよい。

〔発明の効果〕

本発明による半導体基板の製造方法を用いれば、多結晶
シリコン上のウィスカの発生が抑制されるので、基台を
はり合わせる前の研磨によるウィスカの折れや多結晶シ
リコン膜の一部がはぎ取られること、さらには穴となっ
てしまうことがなく、基台をはり合わせた後の熱処理工
程等で、気泡の発生、ひいては破裂を生ずることもなく
、クリーンなプロセスを維持することに寄与する。

【図面の簡単な説明】

第１図ａないしｆは本発明の実施例による工程の断面図
、第２図は従来のＳ　ＯＩ　Ｗ域形成後の断面図である
。 １　　　シリコン基板 ２・・・−・・・・−・・溝 ３−・・・−・・・・・−シリコン酸化膜４・・−・・
・−・・基台 ５−・−・−・−３ＯＩ領域 ６−−−−−−−−−・−シリコンイオン７・−・・−
・・多結晶シリコン膜 第　１　図　本発明の実に伸い４る工Ｊ！町訪面田第 １ 図 本）５ｅ明の実施イタ１１１；よろ工４Ｌｎ迷斥面時第
２図

Claims (1)

1. 【特許請求の範囲】 １、単結晶シリコン基板と基台とを、少なくともシリコ
   ン酸化膜を介してはり合わせる半導体基板の製造方法に
   おいて、前記シリコン酸化膜にシリコンをイオン注入法
   によって注入して後、多結晶シリコンを堆積し、前記基
   台をはり合わせることを特徴とする半導体基板の製造方
   法。 ２、単結晶シリコン基板と基台とを、少なくとも多結晶
   シリコン膜を介してはり合わせる半導体基板の製造方法
   において、前記多結晶シリコン膜にシリコンをイオン注
   入法によって注入して後、前記基台をはり合わせること
   を特徴とする半導体基板の製造方法。 ３、前記多結晶シリコン膜にシリコンをイオン注入法に
   よって注入し、さらに多結晶シリコンを堆積する請求項
   ２記載の半導体基板の製造方法。