JPH0362071B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、複合同期信号から導出する垂直同期
パルスによつて、回路動作の実行もしくは停止の
状態の選択がなされるテレビジヨン受像機の水平
AFC回路に関する。

テレビジヨン受像機の水平AFC回路は、外来
雑音等による画面の乱れを防止し、安定した画面
を提供する作用を有する。

第１図に従来の水平AFC回路周辺のブロツク
図を示す。

以下、構成とともに動作を簡単に説明する。複
合映像信号が、入力端子１に加えられると、同期
分離回路２により、映像信号と複合同期信号は分
離され、複合同期信号のみが同期分離出力端子３
に出力される。この複合同期信号は、コンデンサ
４を介して、水平AFC入力端子５に供給される。
ここで、コンデンサ４の値を選択するならば、垂
直同期パルスのように周波数の低いものを、前記
の水平AFC入力端子５に生じさせないようにす
ることが可能となる。したがつて、垂直同期パル
スに比して周波数が高い水平同期パルスおよび等
化パルスがコンデンサ４を介して水平AFC入力
端子５に伝達される。

水平同期パルスは、水平AFC回路の主要部で
ある位相比較器６が動作するための基準ともなる
べきパルスであつて、フライバツクパルスを積分
して得たのこぎり波（鋸歯状波）と、周波数およ
び位相の比較がおこなわれる。７は上記ののこぎ
り波が供給される、水平AFC回路のこぎり波入
力端子である。位相比較器６で水平同期パルスと
のこぎりとの周波数および位相の比較がおこなわ
れた結果生じる差電流もしくは差電圧が、水平
AFC出力端子８に出力される。差電流もしくは
差電圧は、水平AFC出力端子８の次段に接続さ
れる水平発振器を制御する作用を有するものであ
つて、水平発振器の発振周波数と位相を、水平同
期パルスに一致せしめる制御がなされる。

第１図に示す従来の水平AFC回路では、水平
同期パルスを、位相比較器６に供給するために、
ハイパスフイルターの役目を受けもつコンデンサ
４を具備しなければならないことは明らかであ
る。

さらに、第１図のブロツク図で示す回路を半導
体集積（以下、ICと記す）化するとき、水平
AFC入力端子５を付設しなければならず、IC化
を進める上で好しくないことは明らかとなる。

第２図は、上記のように、IC化を進める上で
障害となるコンデンサ４を排除するために、複合
同期信号を、直接に水平AFC回路に供給する構
成とした水平AFC回路の構成を示す図であつて、
第１図と比較して自明のように、コンデンサ４お
よび水平AFC入力端子５を削減できる構成であ
り、IC化には好適であると言える。しかしなが
ら、垂直同期パルスをも水平AFC回路に供給す
ることになり、垂直同期パルス幅が比較的広いた
めに、水平AFC回路の平滑フイルターで、充分
平滑されずに、画面の上部が曲がる問題を生じ
る。なお、充分に平滑すると、水平AFC回路の
応答が遅くなる問題を併発する。

第１図および第２図に示す水平AFC回路は、
いずれも垂直同期パルス期間は、水平AFCとし
ての正常な動作は実行しえないものである。しか
し、前述のように、前者の構成では、垂直同期パ
ルスの影響は受けないが、後者においては、垂直
同期パルスが、水平AFC回路の正常動作に悪影
響を与える問題を内在している。

本発明は、上記の不都合を克服するためになさ
れたものであつて、水平AFC回路をIC化するに
当り、ミラー積分回路を用いて、複合同期信号中
より、垂直同期パルスを導出し、同垂直同期パル
スにより、位相比較器６の動作を遮断せしめるも
のである。すなわち垂直同期パルスによる位相比
較器のしや断制御は第１図のコンデンサ４による
垂直同期パルスの位相比較器への結合阻止と等価
である。さらに、第２図の構成と同じように、複
合同期信号を直接水平AFC回路に供給せしめる
ことができ、水平AFC入力端子５を削減できる
効果も得ることができる。

第３図に示す回路は、本発明の一実施例にかか
る水平AFC回路であつて、同時に各部の波形も
付記する。

以下、構成とともに動作について説明する。第
３図イに示す複合同期信号が、複合同期信号入力
端子９に加わると、抵抗１０、コンデンサ１１お
よび増幅器１２からなるミラー積分回路により、
同ミラー積分回路の出力端子Ｘ点には、第３図ロ
に示すように、等化パルスおよび水平同期パルス
の振幅が減じられ、垂直同期パルスのみが導出さ
れたパルスが生じる。ところで、ミラー積分回路
の抵抗１０の抵抗R₁₀とコンデンサ１１の容量値
C₁₁の積、すなわち、τ＝R₁₀・C₁₁で示される積
分時定数τを、等化パルスおよび水平同期パルス
のようにパルス幅の狭いものに対しては充分大き
くなるように、かつ垂直同期パルスのように、比
較的パルス幅の広いパルスに対しては充分小さく
なるように選択するならば、第３図ロに示す波形
が得られることが知られている。

一方、水平同期パルス入力端子１３に、ハに示
す水平同期パルスが与えられると、位相比較器入
力トランジスタ１４は、水平同期パルス期間中の
みに導通する。

基準電圧端子１６にベースが繋がる差動増幅器
の一方のトランジスタ１７のベースに基準直流電
圧V₁₆が与えられている。のこぎり波入力端子１
９にベースが繋がるトランジスタ１８のベースに
は、フライバツクパルスを積分して得たのこぎり
波がえられており、直流電圧を、前記V₁₆に等し
く設定しておくならば、トランジスタ１８のベー
スには、V₁₆を中心に、第３図ニに示すのこぎり
波が重畳される。

上記の条件下において、ハに示す水平同期パル
スと、ニに示すのこぎり波の周波数および位相が
比較され、この結果生じる差電流もしくは差電圧
が水平AFC回路出力端子８に導出される。水平
同期パルス入力端子１３には、イに示す複合同期
信号の極性が反転された、すなわち、イと逆極性
の複合同期信号が供給されており、この条件下で
は、第２図のブロツク図と同じ状態であるため
に、同じ問題点が存在することとなる。

なお第３図ハに示すパルス波形は、複合同期信
号中の水平同期パルス部分のみを示したものであ
る。

第３図に示すように、等化パルスおよび水平同
期パルスの振幅が減じられた、ロに示すパルスは
トランジスタ１７および１８の共通エミツタ点
と、トランジスタ１４のコレクタとが接続される
Ｘ点に与えられている。ここで、垂直同期パルス
の振幅が、V₁₆よりも高く、かつ、トランジスタ
１７および１８のベース・エミツタ間の順方向バ
イアス条件下を越える状態に入るならば、当然の
ことながら、トランジスタ１７および１８の動作
は遮断され、水平AFC回路の動作は停止させら
れる。トランジスタ２０および２１、ダイオード
２２、抵抗２３および２４は、位相比較器６を構
成する素子である。

なお第３図ロに示すように、ミラー積分回路の
出力Ｘ点に生じた、等化パルスと水平同期パルス
の振幅は異なつている。この相違は、等化パルス
幅が、水平同期パルスのほぼ半分であるために、
スパイク状の積分波形も約1/2になつていること
によりもたらされるものである。

以上に述べたように、本発明の水平AFC回路
は、垂直同期パルス期間に、水平AFC回路の動
作を遮断せしめるものであり、複合同期信号を、
水平AFC回路の基準入力として与えても、第１
図のコンデンサ４と同等の作用を有するために、
垂直同期パルスが、水平AFC回路に与える弊害
を防止することができる。加えて、複合同期信号
を、水平AFC回路に直結できるので、第１図の
回路のように水平AFC入力端子５を設ける必要
もなく、IC化に好適な水平AFC回路を提供でき
るものである。

本発明の水平AFC回路は、垂直同期パルスを
導出する回路を必須の構成要素としなければなら
ないが、該垂直同期パルスは、垂直発振器を同期
させるトリガー入力としても用いることができ
る。

上記の活用方法を計るならば、IC化に際して
単一の半導体基板内へ作り込むことが不可能であ
つた垂直積分回路を構成用のコンデンサ、抵抗が
不用となるという副次的効果をも得ることがで
き、工業的価値は大である。

【図面の簡単な説明】

第１図および第２図は従来の水平AFC回路周
辺の構成を示すブロツク図、第３図は本発明の一
実施例にかかる水平AFC回路の主要波形および
回路部分を示す図である。 ９……複合同期信号入力端子、１０……ミラー
積分用抵抗、１１……ミラー積分用コンデンサ、
１２……増幅器、１３……水平同期パルス入力端
子、１４……位相比較器入力トランジスタ、１６
……基準電圧端子、１７，１８……差動増幅器ト
ランジスタ、１９……のこぎり波入力端子。

Claims (1)

【特許請求の範囲】
1. １ 複合同期信号を基準入力とし、フライバツク
   パルスから導出した鋸歯状波を比較入力とする位
   相比較器を備えるとともに、さらに、前記複合同
   期信号から垂直同期パルスを取り出すミラー積分
   回路を備え、同ミラー積分回路から取り出された
   垂直同期パルスで、前記複合同期信号の垂直同期
   パルスの間、前記位相比較器の回路動作を遮断さ
   せることを特徴とする水平AFC回路。