JPS592425B2 - 垂直偏向装置 - Google Patents
垂直偏向装置Info
- Publication number
- JPS592425B2 JPS592425B2 JP3011476A JP3011476A JPS592425B2 JP S592425 B2 JPS592425 B2 JP S592425B2 JP 3011476 A JP3011476 A JP 3011476A JP 3011476 A JP3011476 A JP 3011476A JP S592425 B2 JPS592425 B2 JP S592425B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- vertical
- synchronization
- output
- deflection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Synchronizing For Television (AREA)
- Details Of Television Scanning (AREA)
Description
【発明の詳細な説明】
本発明は、直線性ならびに、温度、部品のばらつき等で
の安定性を増すために電流帰還を施して回路のループ利
得を高くとつた垂直偏向装置に関するものである。
の安定性を増すために電流帰還を施して回路のループ利
得を高くとつた垂直偏向装置に関するものである。
従来より垂直偏向回路において偏向電流の一部を帰還し
て回路の安定性を図つている。
て回路の安定性を図つている。
その場合、ループ利得を高くとればとるほど、直線性な
らびに回路の安定性は増すが、その反面、チャンネルの
切換え時や垂直同期引込み時に画面が上下に流れたり、
ゆれたりすることがある。本発明は、そのような事態の
発生を簡単な手段で効果的に防止するようにしたもので
ある。
らびに回路の安定性は増すが、その反面、チャンネルの
切換え時や垂直同期引込み時に画面が上下に流れたり、
ゆれたりすることがある。本発明は、そのような事態の
発生を簡単な手段で効果的に防止するようにしたもので
ある。
以下、本発明を図示の実施例に基いて説明する。第１図
において、１は垂直発振回路、２は駆動回路、３はトラ
ンジスタＴｌ、Ｔ２、Ｔ３、抵抗Ｒ０、Ｒ２、Ｒ３、ダ
イオードＤ１、Ｄ２および直流阻止用結合コンデンサＣ
ｌを含めて構成されたシングル・エンデイツド・プッシ
ュプル式の垂直偏向出力回路である。４は一端が前記結
合コンデンサＣｌの出力端に接続され、他端が抵抗５を
介して接地された偏向コイルであり、この抵抗５との接
続点から得られる偏向電流の一部は前記駆動回路２に帰
還されている。
において、１は垂直発振回路、２は駆動回路、３はトラ
ンジスタＴｌ、Ｔ２、Ｔ３、抵抗Ｒ０、Ｒ２、Ｒ３、ダ
イオードＤ１、Ｄ２および直流阻止用結合コンデンサＣ
ｌを含めて構成されたシングル・エンデイツド・プッシ
ュプル式の垂直偏向出力回路である。４は一端が前記結
合コンデンサＣｌの出力端に接続され、他端が抵抗５を
介して接地された偏向コイルであり、この抵抗５との接
続点から得られる偏向電流の一部は前記駆動回路２に帰
還されている。
６はトランジスタＴ４、Ｔ５、Ｔ６、Ｔ７および抵抗Ｒ
４、Ｒ５、Ｒ６、Ｒ７、Ｒ、とコンデンサＣｌを含めて
構成された垂直同期判別回路、Ｔはその垂直同期判別回
路６の出力信号を積分するための抵抗Ｒ９およびコンデ
ンサＣｓを含めて成る積分回路、８はその積分回路７の
出力に応動して垂直偏向回路のループ利得を切換えるた
めのトランジスタＴ８、Ｔ９および抵抗Ｒ、Ｏ、Ｒ４、
、Ｒ、２を含めて成る利得切換え回路であり、ここでは
駆動回路２の出力端から垂直偏向出力回路３の入力端に
至る信号路、例えばＳ点と接地間のインピーダンスを変
えて利得を制御する例を示している。
４、Ｒ５、Ｒ６、Ｒ７、Ｒ、とコンデンサＣｌを含めて
構成された垂直同期判別回路、Ｔはその垂直同期判別回
路６の出力信号を積分するための抵抗Ｒ９およびコンデ
ンサＣｓを含めて成る積分回路、８はその積分回路７の
出力に応動して垂直偏向回路のループ利得を切換えるた
めのトランジスタＴ８、Ｔ９および抵抗Ｒ、Ｏ、Ｒ４、
、Ｒ、２を含めて成る利得切換え回路であり、ここでは
駆動回路２の出力端から垂直偏向出力回路３の入力端に
至る信号路、例えばＳ点と接地間のインピーダンスを変
えて利得を制御する例を示している。
なお、第１図のＡ，Ｂ，ＣおよびＤ点における信号波形
を第２図Ａ，Ｂ，Ｃまたは第３図Ａ，Ｂ，Ｃｌおよび第
４図に示す。
を第２図Ａ，Ｂ，Ｃまたは第３図Ａ，Ｂ，Ｃｌおよび第
４図に示す。
次に本実施例の主要部の作用、効果について説明する。
垂直同期判別回路６におけるトランジスタＴ４のベース
には正極性の垂直同期信号が与えられ、また、トランジ
スタＴ７のベースには垂直偏向出力回路３の出力端から
コンデンサＣ２および抵抗Ｒ８を通して正極性の垂直帰
線パルスが与えられる。これによつて、図中のＡ点およ
びＢ点には、垂直同期がとれている場合には第２図Ａ，
Ｂに示す信号が、また、垂直同期が外れた場合には第３
図Ａ，Ｂに示す信号がそれぞれ現われる。それゆえ、上
記Ａ点およびＢ点に現われる信号を入力とするトランジ
スタＴ５，Ｔ６および抵抗Ｒ６より成るゲート回路の出
力端すなわちＣ点には、同期がとれている場合には第２
図Ｃ１同期が外れている場合には第３図Ｃのような出力
が現われることになる。上記Ｃ点の電圧は積分回路７で
積分される。
には正極性の垂直同期信号が与えられ、また、トランジ
スタＴ７のベースには垂直偏向出力回路３の出力端から
コンデンサＣ２および抵抗Ｒ８を通して正極性の垂直帰
線パルスが与えられる。これによつて、図中のＡ点およ
びＢ点には、垂直同期がとれている場合には第２図Ａ，
Ｂに示す信号が、また、垂直同期が外れた場合には第３
図Ａ，Ｂに示す信号がそれぞれ現われる。それゆえ、上
記Ａ点およびＢ点に現われる信号を入力とするトランジ
スタＴ５，Ｔ６および抵抗Ｒ６より成るゲート回路の出
力端すなわちＣ点には、同期がとれている場合には第２
図Ｃ１同期が外れている場合には第３図Ｃのような出力
が現われることになる。上記Ｃ点の電圧は積分回路７で
積分される。
第４図は同期が外れている状態から同期がとれた状態に
なる時にＤ点すなわち積分回路７の出力端に現われる電
圧がどのように変化するかを示したものである。第４図
において、時刻Ｔ。−ｔ１の間は同期がとれていない状
態、時刻ｔ１は同期が引込まれた瞬間の時点、時刻ｔ１
〜は同期がとれた状態を表わすが、この電圧は積分回路
７で積分されているので時刻Ｔ２になつて初めてトラン
ジスタＴ８をオンにする電圧となる。トランジスタＴ８
がオンになればトランジスタＴ９はオフとなる。
なる時にＤ点すなわち積分回路７の出力端に現われる電
圧がどのように変化するかを示したものである。第４図
において、時刻Ｔ。−ｔ１の間は同期がとれていない状
態、時刻ｔ１は同期が引込まれた瞬間の時点、時刻ｔ１
〜は同期がとれた状態を表わすが、この電圧は積分回路
７で積分されているので時刻Ｔ２になつて初めてトラン
ジスタＴ８をオンにする電圧となる。トランジスタＴ８
がオンになればトランジスタＴ９はオフとなる。
以上のような構成にすると、同期がとれていない状態で
はトランジスタＴ９はオンとなつて、Ｓ点と接地間に抵
抗Ｒ，２が接続されることになり、１駆動回路２から垂
直偏向出力回路３に至る信号が減衰せられる。
はトランジスタＴ９はオンとなつて、Ｓ点と接地間に抵
抗Ｒ，２が接続されることになり、１駆動回路２から垂
直偏向出力回路３に至る信号が減衰せられる。
また、同期がとれれば時刻Ｔ２以後にトランジスタＴ，
がオフとなつて、抵抗Ｒ，２は関与しなくなる。
がオフとなつて、抵抗Ｒ，２は関与しなくなる。
従つて、同期がとれている状態で回路のループ利得を高
くとつていても、同期時よりｔ１〜Ｔ２の間は抵抗Ｒｌ
２によつて垂直偏向出力回路３の入力インピーダンスが
低くされ、その期間はループ利得が低い状態となる〇以
上のように構成すれば、同期が引込んだ時点ではループ
利得が低い状態よりスタートするから、時刻Ｔ，〜Ｔ２
の間を、画面が流れたり ゆれたりする時間よりも長く
とるように積分回路の時定数を設定しておけば、同期引
込み時に画面の流れや、ゆれが生じるのを防止すること
ができ、また、チヤンネル切換え時も同期信号が一時な
くなるので、先の同期引込み時と同様の作用で画面の流
れや、ゆれを防止することが可能となるものである。
くとつていても、同期時よりｔ１〜Ｔ２の間は抵抗Ｒｌ
２によつて垂直偏向出力回路３の入力インピーダンスが
低くされ、その期間はループ利得が低い状態となる〇以
上のように構成すれば、同期が引込んだ時点ではループ
利得が低い状態よりスタートするから、時刻Ｔ，〜Ｔ２
の間を、画面が流れたり ゆれたりする時間よりも長く
とるように積分回路の時定数を設定しておけば、同期引
込み時に画面の流れや、ゆれが生じるのを防止すること
ができ、また、チヤンネル切換え時も同期信号が一時な
くなるので、先の同期引込み時と同様の作用で画面の流
れや、ゆれを防止することが可能となるものである。
また、このために積分回路の時定数を例えば抵抗値を変
える等して調整できるようにしておくことは有効なこと
である。
える等して調整できるようにしておくことは有効なこと
である。
第１図は本発明の一実施例の回路構成図、第２図Ａ，Ｂ
，Ｃｌ第３図Ａ，Ｂ，Ｃｌおよび第４図は第１図におけ
る各部の信号波形図である。 ２・・・・・・７駆動回路、３・・・・・・垂直偏向出
力回路、４・・・・・・偏向コイル、５・・・・・・抵
抗、６・・・・・・垂直同期判別回路、７・・・・・・
積分回路、８・・・・・・利得切換え回路、Ｒ９，Ｒｌ
２・・・・・・抵抗、Ｔ８，Ｔ，・・・・・・トランジ
スタ。
，Ｃｌ第３図Ａ，Ｂ，Ｃｌおよび第４図は第１図におけ
る各部の信号波形図である。 ２・・・・・・７駆動回路、３・・・・・・垂直偏向出
力回路、４・・・・・・偏向コイル、５・・・・・・抵
抗、６・・・・・・垂直同期判別回路、７・・・・・・
積分回路、８・・・・・・利得切換え回路、Ｒ９，Ｒｌ
２・・・・・・抵抗、Ｔ８，Ｔ，・・・・・・トランジ
スタ。
Claims (1)
- 【特許請求の範囲】 １ 垂直同期信号に同期して動作する垂直発振回路と駆
動回路と垂直出力回路と偏向コイルとからなる垂直偏向
回路と、上記垂直偏向回路の出力の偏向電流の一部を上
記駆動回路に帰還する帰還回路とを備えるとともに、上
記垂直同期信号の入力端子と上記垂直偏向回路の出力端
子とに接続され上記垂直同期信号と垂直帰線パルスとの
位相同期状態を検出し垂直同期判別出力を発生する垂直
同期判別回路と、上記垂直同期判別回路の出力信号を積
分する積分回路と、上記垂直偏向回路中の駆動回路、垂
直出力回路および帰還回路からなるループの一部に接続
され、上記積分回路の出力信号によつて切換えられて垂
直同期がとれていないときに上記ループのループ利得を
低くするように切換える利得切換え回路とを備えた垂直
偏向装置。 ２ 利得切換え回路は、積分回路の出力が所定のレベル
以上になつた場合にのみオンとなる第１のトランジスタ
と、その第１のトランジスタがオンになつた場合にのみ
オフとなる第２のトランジスタと、その第２のトランジ
スタのコレクタ・エミッタ路と直列に接続された信号減
衰用の抵抗とを含めて構成されていることを特徴とする
特許請求の範囲第１項記載の垂直偏向装置。 ３ 積分回路は、その時定数が調整できるようになつて
いることを特徴とする特許請求の範囲第１項または第２
項記載の垂直偏向装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3011476A JPS592425B2 (ja) | 1976-03-18 | 1976-03-18 | 垂直偏向装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3011476A JPS592425B2 (ja) | 1976-03-18 | 1976-03-18 | 垂直偏向装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS52113120A JPS52113120A (en) | 1977-09-22 |
| JPS592425B2 true JPS592425B2 (ja) | 1984-01-18 |
Family
ID=12294744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3011476A Expired JPS592425B2 (ja) | 1976-03-18 | 1976-03-18 | 垂直偏向装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS592425B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61155364U (ja) * | 1984-12-03 | 1986-09-26 | ||
| JPS6265730A (ja) * | 1985-09-17 | 1987-03-25 | Hitachi Ltd | 打錠型造粒機 |
-
1976
- 1976-03-18 JP JP3011476A patent/JPS592425B2/ja not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61155364U (ja) * | 1984-12-03 | 1986-09-26 | ||
| JPS6265730A (ja) * | 1985-09-17 | 1987-03-25 | Hitachi Ltd | 打錠型造粒機 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS52113120A (en) | 1977-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4316150A (en) | Phase locked loop including phase detector system controlled by enable pulses | |
| JPS592425B2 (ja) | 垂直偏向装置 | |
| FI69946B (fi) | Kopplat slingfilter foer frekvens- och faskontroll i vilket forskjutningsspaenningen upphaevs | |
| US4456927A (en) | Video circuitry | |
| US3395360A (en) | Circuit for combined direct and indirect synchronization of an oscillator | |
| US4278994A (en) | Circuit arrangement in a color television encoder | |
| GB1348034A (en) | Transsistorized vertical deflection circuit | |
| KR930011507B1 (ko) | 라인 레이트 게이팅 펄스 발생기를 구비한 텔레비젼 수상기 | |
| US4604646A (en) | Video processing circuit | |
| JPS5820511B2 (ja) | 色信号処理装置 | |
| US4954784A (en) | Phase adjustment circuit | |
| CA1045709A (en) | Automatic gain control circuit for a video signal | |
| JPS628990B2 (ja) | ||
| US4937538A (en) | Circuit arrangement for synchronizing an oscillator | |
| GB1027019A (en) | Improvements in television synchronising pulse separators | |
| US4361786A (en) | Apparatus for synchronizing deflection signal generators to the _corresponding synchronization signals in a television system | |
| JPS62117407A (ja) | アクティブフィルタの自動調整装置 | |
| JPS5919474Y2 (ja) | Ａｆｃ回路等の位相比較回路 | |
| JP2558662B2 (ja) | 水平発振周波数安定化回路 | |
| JPS5939173A (ja) | 垂直偏向装置 | |
| JPS5924225Y2 (ja) | テレビジヨン受像機のミユ−テイング回路 | |
| US4282448A (en) | Monostable multivibrator and FM detector circuit employing common emitter transistor amplifier with plural emitter resistors to avoid circuit operation from signal noise | |
| JPS609373U (ja) | 画面位相調整装置 | |
| JPH0246114Y2 (ja) | ||
| JPH0362071B2 (ja) |