JPH0358550A - データ処理系監視装置 - Google Patents
データ処理系監視装置Info
- Publication number
- JPH0358550A JPH0358550A JP1195121A JP19512189A JPH0358550A JP H0358550 A JPH0358550 A JP H0358550A JP 1195121 A JP1195121 A JP 1195121A JP 19512189 A JP19512189 A JP 19512189A JP H0358550 A JPH0358550 A JP H0358550A
- Authority
- JP
- Japan
- Prior art keywords
- test pattern
- data signal
- block
- internal circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 title claims description 7
- 238000012806 monitoring device Methods 0.000 title claims description 5
- 238000012360 testing method Methods 0.000 claims abstract description 92
- 238000000034 method Methods 0.000 claims description 4
- 238000001514 detection method Methods 0.000 abstract description 21
- 238000003780 insertion Methods 0.000 description 11
- 230000037431 insertion Effects 0.000 description 11
- 238000012544 monitoring process Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 3
- 238000000605 extraction Methods 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
Landscapes
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、装置内ブロックおよびブロック間の監視手段
に関する。
に関する。
本発明は、データ処理系のブロックおよびブロック間の
監視手段において、 テストパターンのチェック結果をテストパターンの一部
として多重してデータ信号の空ビットに入れ込むことに
より、 1箇所ですべてのテストパターンのチェック結果を監視
することができるようにしたものである。
監視手段において、 テストパターンのチェック結果をテストパターンの一部
として多重してデータ信号の空ビットに入れ込むことに
より、 1箇所ですべてのテストパターンのチェック結果を監視
することができるようにしたものである。
データ信号の中にテストパターンを挿入し、装置内のブ
ロック内またはブロック間のデータ信号の状態を監視す
る従来例を第2図に示す。
ロック内またはブロック間のデータ信号の状態を監視す
る従来例を第2図に示す。
従来例では、第2図に示すよう?で、データ信号220
の空ビットに第1のブロック201の人口でテストパタ
ーンを挿入し、第1のブロックの出口でテストバクーン
の検出を行い、第1のブロック201内の障害を監視す
る第1のエラー検出信号221を出力し、テストパター
ンをつけなおして第2のブロック202に送出する。第
2のブロック202では、人口でテストパターンの検出
を行い、第1のブロック201 と第2ブロック202
の間の障害を監視し、テストパターンをつけなおしてブ
ロソク内に信号を送出する。第2のブロック202の出
口でテストパターンの検出を行い、第2のブロック20
2内の障害を監視し、テストパターンの付け直しを行っ
て次のブロックにデータを送出する。第2のブロノク2
02から第1のブロック201と第2のブ口ツク202
の間の障害を監視する第2のエラー検出信号222と、
第2のブロック202内の障害を示す第3のエラー検出
信号223 とが出力される。
の空ビットに第1のブロック201の人口でテストパタ
ーンを挿入し、第1のブロックの出口でテストバクーン
の検出を行い、第1のブロック201内の障害を監視す
る第1のエラー検出信号221を出力し、テストパター
ンをつけなおして第2のブロック202に送出する。第
2のブロック202では、人口でテストパターンの検出
を行い、第1のブロック201 と第2ブロック202
の間の障害を監視し、テストパターンをつけなおしてブ
ロソク内に信号を送出する。第2のブロック202の出
口でテストパターンの検出を行い、第2のブロック20
2内の障害を監視し、テストパターンの付け直しを行っ
て次のブロックにデータを送出する。第2のブロノク2
02から第1のブロック201と第2のブ口ツク202
の間の障害を監視する第2のエラー検出信号222と、
第2のブロック202内の障害を示す第3のエラー検出
信号223 とが出力される。
このような従来例では、各ブロック内および各ブロック
間のデータ信号のテストパターンによる障害の結果が各
ブロックごとに出力される。一般に各ブロックはパッケ
ージまたはユニットなどを示すものであり、各ブロック
の監視結果を収集するには、パラレルで収集する場合は
多数のパラレル信号を監視部に収集するので、多数の接
続線が必要になる欠点がある。また、各ブロックから監
視結果をシリアルで収集する場合はブロック数が増すと
収集時間が長くなり、切替などの制御が遅くなる欠点が
ある。
間のデータ信号のテストパターンによる障害の結果が各
ブロックごとに出力される。一般に各ブロックはパッケ
ージまたはユニットなどを示すものであり、各ブロック
の監視結果を収集するには、パラレルで収集する場合は
多数のパラレル信号を監視部に収集するので、多数の接
続線が必要になる欠点がある。また、各ブロックから監
視結果をシリアルで収集する場合はブロック数が増すと
収集時間が長くなり、切替などの制御が遅くなる欠点が
ある。
本発明は、このような欠点を除去するもので、少ない接
続線を用いて短時間に監視結果の収集が行えるデータ処
理系監視装置を提供することを目的とする。
続線を用いて短時間に監視結果の収集が行えるデータ処
理系監視装置を提供することを目的とする。
本発明は、データ信号が到来する入力端子、このデータ
信号を処理する内部回路およびこの内部回路で処理され
たデータ信号が経由する出力端子を備え、縦続接続され
た複数個の装置に含まれるデータ処理系監視装置におい
て、データ信号の空ピントにテストパターンを挿入する
第一多重手段およびデータ信号の空ビットに挿入された
テストパターンを検定し、この検定結果情報を含む新た
なテストパターンを生成し、この新たなテストパターン
をこのデータ信号の空ビットにさらに挿入する第二多重
手段を有し、信号源に接続される装置は、自装置の入力
端子と自装置の内部回路との間の経路に第一多重手段を
備え、自装置の内部回路と自装置の出力端子との間の経
路に第二多重手段を備え、信号源に接続される装置を除
く装置は、自装置の入力端子と自装置の内部回路との間
の経路および自装置の内部回路と自装置の出力端子との
間の経路に第二多重手段を備え、上記縦続接続された複
数個の装置の最終段の装置は、自装置の内部回路と自装
置の出力端子との間の経路に挿入された第二多重手段か
ら続出される新たなテストパターンが通過する端子を備
えたことを特徴とする。
信号を処理する内部回路およびこの内部回路で処理され
たデータ信号が経由する出力端子を備え、縦続接続され
た複数個の装置に含まれるデータ処理系監視装置におい
て、データ信号の空ピントにテストパターンを挿入する
第一多重手段およびデータ信号の空ビットに挿入された
テストパターンを検定し、この検定結果情報を含む新た
なテストパターンを生成し、この新たなテストパターン
をこのデータ信号の空ビットにさらに挿入する第二多重
手段を有し、信号源に接続される装置は、自装置の入力
端子と自装置の内部回路との間の経路に第一多重手段を
備え、自装置の内部回路と自装置の出力端子との間の経
路に第二多重手段を備え、信号源に接続される装置を除
く装置は、自装置の入力端子と自装置の内部回路との間
の経路および自装置の内部回路と自装置の出力端子との
間の経路に第二多重手段を備え、上記縦続接続された複
数個の装置の最終段の装置は、自装置の内部回路と自装
置の出力端子との間の経路に挿入された第二多重手段か
ら続出される新たなテストパターンが通過する端子を備
えたことを特徴とする。
到来するデータ信号の空ビットにデータ信号チェック用
のテストパターンを挿入したデータ信号のチェックを第
1のブロックの出口で行い、データ信号の空ビットにテ
ストパターンおよびチェック結果を多重し、第2のブロ
ックに送出する。第2のブロック入口では、同様にテス
トパターンのチェックを行い、その結果をさらに多重し
たデータ信号はパターン検出される。ここで、通過した
テストパターン検出ナ段での検出結果が集中監視される
。
のテストパターンを挿入したデータ信号のチェックを第
1のブロックの出口で行い、データ信号の空ビットにテ
ストパターンおよびチェック結果を多重し、第2のブロ
ックに送出する。第2のブロック入口では、同様にテス
トパターンのチェックを行い、その結果をさらに多重し
たデータ信号はパターン検出される。ここで、通過した
テストパターン検出ナ段での検出結果が集中監視される
。
以下、本発明の一実施例を図面に基づき説明する。
第1図はこの実施例の構戊を示し、第3図にこの実施例
で用いられるクレームのフォーマットの変遷を示す。
で用いられるクレームのフォーマットの変遷を示す。
この実施例は、第1図に示すように、テストパターン発
生回路101と、テストパターン挿入回路102と、内
部回路l12、テストパターン検出回路103、テスト
パターン発生回路104およびテストパターン挿入回路
105からなる第1のブロック114と、テストパター
ン検出回路106、テストパターン発生回路107、テ
ストパターン挿入回路108、内部回路113、テスト
パターン検出回路109、テストパターン発生回路11
0およびテストパターン挿入回路111からなる第2の
ブロック115とで構或される。すなわち、この実施例
は、データ信号が到来する入力端子10(11)、この
データ信号を処理する内部回路112 (113)およ
びこの内部回路112(113)で処理されたデータ信
号が経由する出力端子20(21)を備え、縦続接続さ
れた複数個の装置114(115)に含まれ、データ信
号の空ビットにテストパターンを挿入する第一多重手段
であるテストパターン挿入回路102およびテストパタ
ーン発生回路101ならびにデータ信号の空ビットに挿
入されたテストパターンを検定し、この検定結果情報を
含む新たなテストパターンを生成し、この新たなテスト
パターンをこのデータ信号の空ビットにさらに挿入する
第二多重手段であるテストパターン検出回路、テストパ
ターン発生回路およびテストパターン挿入回路を有し、
信号源に接続される装置114は、自装置の入力端子1
0と自装置の内部回路112との間の経路に第一多重手
段を備え、自装置の内部回路112と自装置の出力端子
20との間の経路に第二多重手段を備え、信号源に接続
される装置を除く装置115は、自装置の入力端子11
と自装置の内部回路113との間の経路および自装置の
内部回路113と自装置の出力端子2lとの間の経路に
第二多重手段を備え、上記縦続接続された複数個の装置
の最終段の装置115は、自装置の内部回路113と自
装置の出力端子2lとの間の経路に挿入された第二多重
手段から読出される新たなテストパターンが通過する端
子である抽出端子31を備える。
生回路101と、テストパターン挿入回路102と、内
部回路l12、テストパターン検出回路103、テスト
パターン発生回路104およびテストパターン挿入回路
105からなる第1のブロック114と、テストパター
ン検出回路106、テストパターン発生回路107、テ
ストパターン挿入回路108、内部回路113、テスト
パターン検出回路109、テストパターン発生回路11
0およびテストパターン挿入回路111からなる第2の
ブロック115とで構或される。すなわち、この実施例
は、データ信号が到来する入力端子10(11)、この
データ信号を処理する内部回路112 (113)およ
びこの内部回路112(113)で処理されたデータ信
号が経由する出力端子20(21)を備え、縦続接続さ
れた複数個の装置114(115)に含まれ、データ信
号の空ビットにテストパターンを挿入する第一多重手段
であるテストパターン挿入回路102およびテストパタ
ーン発生回路101ならびにデータ信号の空ビットに挿
入されたテストパターンを検定し、この検定結果情報を
含む新たなテストパターンを生成し、この新たなテスト
パターンをこのデータ信号の空ビットにさらに挿入する
第二多重手段であるテストパターン検出回路、テストパ
ターン発生回路およびテストパターン挿入回路を有し、
信号源に接続される装置114は、自装置の入力端子1
0と自装置の内部回路112との間の経路に第一多重手
段を備え、自装置の内部回路112と自装置の出力端子
20との間の経路に第二多重手段を備え、信号源に接続
される装置を除く装置115は、自装置の入力端子11
と自装置の内部回路113との間の経路および自装置の
内部回路113と自装置の出力端子2lとの間の経路に
第二多重手段を備え、上記縦続接続された複数個の装置
の最終段の装置115は、自装置の内部回路113と自
装置の出力端子2lとの間の経路に挿入された第二多重
手段から読出される新たなテストパターンが通過する端
子である抽出端子31を備える。
次に、この実施例の動作を説明する。
テストパターン挿入回路102は、入力したデータ信号
120の空ビットに第1のテストパターンを挿入し、内
部回路112に送出する。テストパターン検出回路10
3でこの出力と第1のテストパターンとを比較して第1
のテストパターンに誤りがあるか否かをチェックし、そ
の結果をテストパターン発生回路104に送出する。テ
ストパターン発生回路104では、第1のテストパター
ンにチェック結果のビットを加えた第2のテストパター
ンを作戊し、テストパターン挿入回路105でデータ信
号の空ビットに多重して第2のブロック115に送出す
る。テストパターン検出回路106では、データ信号の
中の第2テストパターン検出を行い、第2テストパター
ンのチェック結果とテストパターン検出回路103のチ
ェック結果とをテストパターン発生回路107に送出す
る。テストパターン発生回路107では、テストパター
ン検出回路103のチェック結果とテストパターン検出
回路106のチェック結果とを示すビットを含んだ第3
のテストパタ一ンを作或し、テストパターン挿入回路1
08でデータ信号の空ビットに多重して内部回路113
に送出する。同様に、テストパターン検出回路109で
は、第3のテストパターンを検出し、チェック結果と前
段でチェックしたチェック結果とを送出する。テストパ
ターン発生回路110では、第4のテストパターンを作
戒し、テストパターン挿入回路111でデータ信号に多
重して送出する。これを繰り返し行うことにより、各テ
ストパターン検出回路でのチェック結果がテストパター
ンと共に多重され、データ信号と共に伝送される。この
ようにすれば、最後のブロックのテストパターン検出回
路で検出したテストパターンを見るだけでそれ以前のテ
ストパターン検出回路のチェック結果を集中監視するこ
とができる。
120の空ビットに第1のテストパターンを挿入し、内
部回路112に送出する。テストパターン検出回路10
3でこの出力と第1のテストパターンとを比較して第1
のテストパターンに誤りがあるか否かをチェックし、そ
の結果をテストパターン発生回路104に送出する。テ
ストパターン発生回路104では、第1のテストパター
ンにチェック結果のビットを加えた第2のテストパター
ンを作戊し、テストパターン挿入回路105でデータ信
号の空ビットに多重して第2のブロック115に送出す
る。テストパターン検出回路106では、データ信号の
中の第2テストパターン検出を行い、第2テストパター
ンのチェック結果とテストパターン検出回路103のチ
ェック結果とをテストパターン発生回路107に送出す
る。テストパターン発生回路107では、テストパター
ン検出回路103のチェック結果とテストパターン検出
回路106のチェック結果とを示すビットを含んだ第3
のテストパタ一ンを作或し、テストパターン挿入回路1
08でデータ信号の空ビットに多重して内部回路113
に送出する。同様に、テストパターン検出回路109で
は、第3のテストパターンを検出し、チェック結果と前
段でチェックしたチェック結果とを送出する。テストパ
ターン発生回路110では、第4のテストパターンを作
戒し、テストパターン挿入回路111でデータ信号に多
重して送出する。これを繰り返し行うことにより、各テ
ストパターン検出回路でのチェック結果がテストパター
ンと共に多重され、データ信号と共に伝送される。この
ようにすれば、最後のブロックのテストパターン検出回
路で検出したテストパターンを見るだけでそれ以前のテ
ストパターン検出回路のチェック結果を集中監視するこ
とができる。
本発明は、以上説明したように、各ブロックでのテスト
パターンのチェック結果をテストパターンの一部として
多重してデータ信号の空ビットに入れ込むので、1箇所
ですべてのテストパターンのチェック結果を監視するこ
とができる効果がある。
パターンのチェック結果をテストパターンの一部として
多重してデータ信号の空ビットに入れ込むので、1箇所
ですべてのテストパターンのチェック結果を監視するこ
とができる効果がある。
第1図は、本発明実施例の,溝或を示すブロック構戊図
。 第2図は、従来例の構或を示すブロック構戊図。 第3図は、実施例に用いられるフレームのフォーマット
の変遷を示す状態図。 10、11・・・入力端子、20、21・・・出力端子
、31・・・抽出端子、101 、104 、107
、110 , 204 、207、210 、213・
・・テストパターン発生回路、102、105、108
、1王1、203、206、209、212・・・テス
トパターン挿入回路、103 、106 、109 、
205 、208、211・・・テストパターン検出回
路、112 、113、214、215・・・内部回路
、114 、201・・・第1ブロソク、115、20
2・・・第2ブロック。
。 第2図は、従来例の構或を示すブロック構戊図。 第3図は、実施例に用いられるフレームのフォーマット
の変遷を示す状態図。 10、11・・・入力端子、20、21・・・出力端子
、31・・・抽出端子、101 、104 、107
、110 , 204 、207、210 、213・
・・テストパターン発生回路、102、105、108
、1王1、203、206、209、212・・・テス
トパターン挿入回路、103 、106 、109 、
205 、208、211・・・テストパターン検出回
路、112 、113、214、215・・・内部回路
、114 、201・・・第1ブロソク、115、20
2・・・第2ブロック。
Claims (1)
- 【特許請求の範囲】 1、データ信号が到来する入力端子、このデータ信号を
処理する内部回路およびこの内部回路で処理されたデー
タ信号が経由する出力端子を備え、縦続接続された複数
個の装置に含まれるデータ処理系監視装置において、 データ信号の空ビットにテストパターンを挿入する第一
多重手段およびデータ信号の空ビットに挿入されたテス
トパターンを検定し、この検定結果情報を含む新たなテ
ストパターンを生成し、この新たなテストパターンをこ
のデータ信号の空ビットにさらに挿入する第二多重手段
を有し、信号源に接続される装置は、自装置の入力端子
と自装置の内部回路との間の経路に第一多重手段を備え
、自装置の内部回路と自装置の出力端子との間の経路に
第二多重手段を備え、 信号源に接続される装置を除く装置は、自装置の入力端
子と自装置の内部回路との間の経路および自装置の内部
回路と自装置の出力端子との間の経路に第二多重手段を
備え、 上記縦続接続された複数個の装置の最終段の装置は、自
装置の内部回路と自装置の出力端子との間の経路に挿入
された第二多重手段から読出される新たなテストパター
ンが通過する端子を備えたことを特徴とするデータ処理
系監視装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1195121A JPH0358550A (ja) | 1989-07-26 | 1989-07-26 | データ処理系監視装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1195121A JPH0358550A (ja) | 1989-07-26 | 1989-07-26 | データ処理系監視装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0358550A true JPH0358550A (ja) | 1991-03-13 |
Family
ID=16335843
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1195121A Pending JPH0358550A (ja) | 1989-07-26 | 1989-07-26 | データ処理系監視装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0358550A (ja) |
-
1989
- 1989-07-26 JP JP1195121A patent/JPH0358550A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4926425A (en) | System for testing digital circuits | |
JPH0358550A (ja) | データ処理系監視装置 | |
US4320512A (en) | Monitored digital system | |
JP2647209B2 (ja) | 電気回路の試験方法 | |
JP2827948B2 (ja) | 故障監視検出方式 | |
JP2500609B2 (ja) | ケ―ブル誤接続監視方法 | |
JP2746280B2 (ja) | 伝送装置の装置内監視方式 | |
JP2876594B1 (ja) | インターコネクションにおける障害検出システム | |
JPS62226238A (ja) | コンピユ−タシステム | |
JP2891223B2 (ja) | 時分割通話路装置のパス正常性監視方法及び時分割通話路装置のパス正常性監視方式 | |
JPH0198034A (ja) | 多重冗長系回路 | |
JP2526516B2 (ja) | 障害監視方式 | |
JP2531372B2 (ja) | 故障検出回路 | |
JPH08191338A (ja) | 伝送路監視方法および装置 | |
JP2825049B2 (ja) | 高能率回線診断方式 | |
JP2000049740A (ja) | ディジタル伝送装置 | |
JPH08293865A (ja) | 信号パス監視装置 | |
JPH06202889A (ja) | 多重入出力回路系の故障検出装置 | |
JPH03110935A (ja) | 回路障害の監視装置 | |
JPH02266731A (ja) | ループバック試験方式 | |
JPH05260172A (ja) | 導通試験方式 | |
JPH0349438A (ja) | 共通バス監視処理方式 | |
JPS59148451A (ja) | ル−プ・バス制御方式 | |
JPS61213934A (ja) | シフトパス回路 | |
JPH04275733A (ja) | チャネルアラーム検出装置 |