JPH0358158A - データ処理装置 - Google Patents

データ処理装置

Info

Publication number
JPH0358158A
JPH0358158A JP19511889A JP19511889A JPH0358158A JP H0358158 A JPH0358158 A JP H0358158A JP 19511889 A JP19511889 A JP 19511889A JP 19511889 A JP19511889 A JP 19511889A JP H0358158 A JPH0358158 A JP H0358158A
Authority
JP
Japan
Prior art keywords
data
transfer
signal
data transfer
priority
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19511889A
Other languages
English (en)
Inventor
Yoshiro Kamata
鎌田 好郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP19511889A priority Critical patent/JPH0358158A/ja
Publication of JPH0358158A publication Critical patent/JPH0358158A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Information Transfer Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は高速データ転送を制御するデータ処理装置に利
用され、特に、データオーバラン時のデータ転送方式を
改善したデータ処理装置に関する。
〔概要〕
本発明は、主記憶装置と周辺装置との間のデータ転送を
チャネル装置からの要求により優先順位をとりながら処
理するデータ処理装置において、前記チャネル装置内の
データバッファに格納される有効データ量が一定量以上
または以下になったかを検出して、当該チャネル装置を
介しての前記周辺装置とのデータ転送を一時中断または
再開できるようにすることにより、 先行データのオーバランを防止し処理効率を向上させた
ものである。
〔従来の技術〕
従来、この種の高速データ転送を制御するデータ処理装
置におけるチャネル装置のデータ転送方式としては、特
にディスク等の回転体を制御している装置を接続する場
合においては、周辺処理装置にデータを規定時間内に転
送することを意識しなければならず、一定時間内にデー
タが転送されない場合は、データが正しくとどかなかっ
たか、あるいは受けとられなかった〈データオーバラン
)として、データオーバランの処理をしなければならな
かった。オーバラン処理とは、ソフトウェアが介在して
I/O命令の最初から処理を再開するか、あるいは、現
在実行中のコマンドの最初から実行を再開するようにな
っていた。
〔発明が解決しようとする問題点〕
前述したように従来のデータ処理装置におけるチャネル
装置は、データオーバランを発生すると、一つのI/O
命令を実行するのに何回もオーバラン処理をしなければ
ならず、ソフトウエアに対する負荷が増えるだけではな
く、データ転送処理全体の処理効率も低下する欠点を持
っていた。また、近年ディスク制御装置に大容量のキャ
ッシュを持つとか、電子ディスクのように回転および機
械的構造を伴わない大容量、高速の転送が急増してきて
いる。このような大容量の転送がある場合には、特に、
データオーバランによるオーバラン処理がシステムに及
ぼす影響が大きくなる欠点がある。
本発明の目的は、前記の欠点を除去することにより、デ
ータオーバランの発生を防止し、処理効率を向上できる
データ処理装置を提供することにある。
〔問題点を解決するための手段〕
本発明は、データ転送の制御を行うデータ転送制御部と
、データバッファを含む複数のチャネル装置とを備え主
記憶装置と周辺装置との間のデータ転送を行うデータ処
理装置において、前記データ転送制御部は、転送データ
の優先順位の変更を行う優先順位変更手段を含み、前記
チャネル装置は、前記周辺装置とのデータ転送の中断ま
たは再開を有効にする有効指示手段と、データ転送の開
始を指示する転送開始指示手段と、前記優先順位変更手
段に対して優先順位信号を送出する優先順位信号発生手
段と、前記データバッファ内の有効データ量が一定量以
下または以上になったことを検出する先行データのオー
バラン検出手段と、このオーバラン検出手段の検出結果
に対応して前記周辺装置とのデータ転送を一時抑止する
制御信号を前記優先順位信号発生手段および前記周辺装
置に対して送出する転送抑止手段とを含むことを特徴と
する。
〔作用〕
チャネル装置は、先行データオーバラン検出手段により
そのデータバッファ内の有効データ量がある一定量以上
かあるいは以下かを検出し、ある一定量以上の場合には
、転送抑止手段によりデータ転送を一時中断する制御信
号を周辺装置および優先順位信号発生手段に対して送出
する。これにより周辺装置はデータ転送を中止し、前記
優先順位信号発生手段はその旨の優先順位信号をデータ
転送制御部の優先順位変更手段に対して送出する。
これにより優先順位変更手段は当該チャネル装置の優先
順位を変更する。有効データ量が一定量以下になった場
合には同様の手順によりデータ転送の再開が行われる。
従って、先行データのオーバランを防止することができ
、処理効率を向上させることが可能となる。
〔実施例〕
以下、本発明の実施例について図面を参照して説明する
第1図は本発明の一実施例によるチャネル装置を示すブ
ロック構戒図および第2図は本発明の一実施例のデータ
処理装置を用いたシステムの一例を示すブロック構戊図
である。
第2図によると、本発明の一実施例のデータ処理装置2
を用いたシステムは、システム制御装置1と、データ処
理装置2と、演算制御装置3と、周辺制御装置6と、周
辺装置7とを備え、システム制御装置1はそれぞれ信号
線10、11およびl5によりデータ処理装置2、主記
憶装置4および演算制御装置3に接続され、周辺装置7
は信号線14により周辺制御装置6に接続され、周辺制
御装置6は信号線13によりデータ処理装置2に接続さ
れる。
また、データ処理装置2は、信号線10によりシステム
制御装置1に接続され、各チャネル装置からの要求によ
り、転送データの優先順位の変更を行う優先順位変更手
段9を含むデータ転送制御部8と、このデータ転送制御
部8にそれぞれ信号線12.〜12,,により接続され
た複数n個のチャネル装置(CH)5.〜5oとを含ん
でいる。そして、各チャネル装置5,〜5oにはそれぞ
れ周辺装置を介して周辺装置が接続されるが、図ではチ
ャネル装置5,以外については図が複雑になるために省
略してある。
第1図によると、チャネル装置51は、チャネル制御部
20、バッファ制御部21、データバッファ22、転送
開始手段23、転送制御部24、I/Oインタフェース
制御部25、レジスタ26、27、3lおよび32、セ
レクタ28および38、比較回路29、アンド回路30
、レシーバ33、ドライバー34、ならびにフリップフ
ロップ39を含み、さらにチャネル制御部20は、フリ
ップフロップ(FF)35および40ならびにデータチ
ェーン用のフラグレジスタ (CD)36および入力/
出力用のフラグレジスタ(IN/OUT)37を含んで
いる。
そして、データ転送制御部8とは信号50、5L52、
53および85によって結ばれ、周辺制御装置6とは信
号67、76、79、80、81および82により結ば
れ、装置内部においては信号54〜84によりそれぞれ
結ばれる。
ここで、本発明の特徴とするところは、データ転送制御
部8内に優先順位変更手段9を設け、チャネル装置5.
〜5h内に、周辺装置7とのデータの中断または再開を
有効にする有効指示手段としてのフリップフロップ35
と、データ転送の開始を指示する転送開始指示手段23
と、優先順位変更手段9に対して高優先順位を示す信号
85を送出する優先順位信号発生手段としての高優先順
位要求用のフリップフロップ40と、データバッファ2
2内の有効データ量が一定量以下または以上になったこ
とを検出する先行データオーパラン検出手段としての、
レジスタ26、27、セレクタ28、比較回路29およ
びフリップフロップ39と、フリップフロップ39から
出力される検出結果の信号84に対応して周辺装置6と
のデータ転送を一時抑止する制御信号としての信号67
をフリップフロップ40および周辺装置6に対して送出
する転送抑止手段としてのアンド回路30とを設けたこ
とにある。
次に、本実施例の動作を、(a)中断・再開時ならびに
(b)出力時に分けて説明する。
(a)  中断・再開時、 この場合は、中断・再開有効用のフリップフロップ35
を使用して次のように動作する。
データ転送はデータ転送制御部8から信号53として人
力/出力指示用のフラグ回路(IN/OUT)37、チ
ェインデータフラグ用のフラグ回路(CD)36および
中断・再開有効用のフリップフロップ35を設定し、転
送バイトカウントを信号63として転送制御部24に与
えることにより開始される。
なお、本時点では、高優先順位要求用のフリップフロッ
プ40は論理値「0」に設定されている。またレジスタ
26および27には入力または出力のとき、先行データ
オーバランを検出すべき、バッファのデータ量が与えら
れ、セレクタ28にレジスタ26および27から出力さ
れる信号57および58により人力され、フラグレジス
タ37から出力される信号59により選択され、比較回
路29の一方の入力に信号64として入力される。比較
回路29の他の一方の入力には、バッファ制御部2lか
らのデータ有効バッファ量を示す信号65が入力され比
較される。比較回路29から出力される信号66はフリ
ップフロップ39のセット信号として使用され、フリッ
プフロップ39から出力される信号84はチェインデー
タフラグ用のフラグレジスタ36から出力される信号6
0およびフリップフロップ35から出力ざれる信号61
とともにアンド回路30に入力され、データ転送一時抑
止信号としての信号67を周辺制御装置6に送出する。
またフリップフロップ39のリセット端子には転送開始
指示手段23から出力される信号71が入力される。
バッファ制御部21はデータ転送制御部8と信号52で
接続され、データ転送制御部8とのデータ転送を制御す
る。データは信号50として、セレクタ38を介してデ
ータバッファ22に格納される。データバッファ22に
データがnバイト以上たまると、バッファ制御部2lは
出力する信号70を論理値「l」にする。転送開始指示
手段23はこの信号70を受けると論理値「l」の信号
71を転送制御部24に送るとともに比較回路29を有
効にする信号83を論理値「1」にする。転送制御部2
4はこの信号71を受けることにより、データアウト用
のレジスタ32に対して信号78を出力してデータバッ
ファ22からのデータである信号73の受け取りをセッ
トして、周辺制御装置6とのデータ転送を開始する。
より周辺制御装置6とデータ転送を行いバイトカウント
を減らすとともに、転送側のカウンタをアップする。こ
の信号80は信号69によりバッファ制御部21に送ら
れ、バッファの有効データ量をもとめるために使用され
る。
(b)  出力時、 中断・再開有効用のフリップフロップ35が論理値「1
」、データチェーン用のフラグレジスタ36が論理値「
1」および入力/出力指示用のフラグレジスタ37が論
理値「1」にすなわち出力時には、先行データオーバラ
ン検出用のバイトカウントのレジスタ27には例えば「
4」がセットされ、バイトカウントのレジスタ26には
転送バイトカウントがセットされて転送が開始される。
データバッファ22にnバイト以上が格納され、信号7
0が論理値「1」になり、転送開始指示手段23から出
力される信号71を論理値「1」にするとともに信号8
3も論理値「1」にする。転送制御部24はI/Oイン
タフェースとのデータ転送を開始する。通常はメモリ系
の方が転送能力が大なのでデータバッファ22はいつも
一杯であるが、他のチャネルの要求や、演算制御装置3
との主記憶装置競合でメモリリクエストが待たされ、デ
ータが遅れる場合が発生する。このような状態が発生す
ると、データ転送制御部8からのデータが入ってこなく
なり、データバッファ22内の有効データ量が減ってゆ
く。バッファ制御部21からの信号65が論理値「4」
を表示すると、比較回路29により一致がとられ論理値
「1」の信号66を発生すると、フリップフロップ39
が論理値「1」にセットされる。
そしてフリップフロップ39から出力される信号84に
よりアンド回路30の条件がとられ論理値「1」のデー
タ転送を一時抑止する信号67が周辺制御装置6に送ら
れる。周辺制御装置6ではこの信号67を検出すると、
周辺制御装置6側からの転送要求信号が一時中断する。
また信号67が論理値「1」になると、高優先要求用の
フリップフロップ40が論理値「1」になり、次のチャ
ネル装置からのデータ転送制御部8に対するデータ転送
要求から高優先要求用の信号85が論理値「1」になっ
て出てゆく。この信号85が論理値「l」になって要求
されると、データ転送制御部8内の優先順位変更手段9
に認識され当該チャネル装置の優先順位をあげる。
またnバイト以上データがたまると転送開始指示手段2
3からの信号71が論理値「1」になり、フリップフロ
ップ39をリセットする。出力される信号84が論理値
「0」になりデータ転送一時抑止用の信号67は論理値
「0」になり再度データ転送が再開される。
〔発明の効果〕
以上説明したように、本発明は、I/Oインタフェース
のデータ転送の中断または再開を有効にする手段と、デ
ータ転送の開始を指示する手段と、データバッファ内の
有効データ量が一定量以下または以上になったことを検
出する先行データオーバラン検出手段と、I/Oインタ
フェースの転送を一時抑止する信号を発生する手段と、
優先度信号を発生する手段とを含むことにより、データ
転送の一時中断および再開を可能にし、データオーバラ
ンを発生させず■/○命令の再試行をせずにデータ転送
を継続でき、処理効率を向上できる効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例によるチャネル装置を示すブ
ロック構或図。 第2図は本発明の一実施例を用いたシステムの一例を示
すブロック構或図。 1・・・システム制御装置、2・・・データ処理装置、
3・・・演算制御装置、4・・・主記憶装置、5、、5
■、5h−1、’5n・・・チャネル装置、6・・・周
辺制御装置、7・・・周辺装置、8・・・データ転送制
御部、9・・・優先順位変更手段、10、l1、121
〜12。、13〜l5・・・信号線、20・・・チャネ
ル制御部、21・・・バッファ制御部、22・・・デー
タバッファ、23・・・転送開始指示手段、24・・・
転送制御部、25・・・I/Oインタフェース制御部、
26、27、31、32・・・レジスタ、28、38・
・・セレクタ、29・・・比較回路、30・・・アンド
回路、33・・・レシーバ、34・・・ドライバー、3
5、39、40・・・フリップフロップ(FF)、36
・・・フラグレジスタ (CD)37・・・フラグレジ
スタ (I N/OUT) 、50〜85・・・信号。

Claims (1)

  1. 【特許請求の範囲】 1、データ転送の制御を行うデータ転送制御部と、デー
    タバッファを含む複数のチャネル装置とを備え主記憶装
    置と周辺装置との間のデータ転送を行うデータ処理装置
    において、 前記データ転送制御部は、転送データの優先順位の変更
    を行う優先順位変更手段を含み、 前記チャネル装置は、前記周辺装置とのデータ転送の中
    断または再開を有効にする有効指示手段と、データ転送
    の開始を指示する転送開始指示手段と、前記優先順位変
    更手段に対して優先順位信号を送出する優先順位信号発
    生手段と、前記データバッファ内の有効データ量が一定
    量以下または以上になったことを検出する先行データの
    オーバラン検出手段と、このオーバラン検出手段の検出
    結果に対応して前記周辺装置とのデータ転送を一時抑止
    する制御信号を前記優先順位信号発生手段および前記周
    辺装置に対して送出する転送抑止手段とを含む ことを特徴とするデータ処理装置。
JP19511889A 1989-07-26 1989-07-26 データ処理装置 Pending JPH0358158A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19511889A JPH0358158A (ja) 1989-07-26 1989-07-26 データ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19511889A JPH0358158A (ja) 1989-07-26 1989-07-26 データ処理装置

Publications (1)

Publication Number Publication Date
JPH0358158A true JPH0358158A (ja) 1991-03-13

Family

ID=16335796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19511889A Pending JPH0358158A (ja) 1989-07-26 1989-07-26 データ処理装置

Country Status (1)

Country Link
JP (1) JPH0358158A (ja)

Similar Documents

Publication Publication Date Title
EP0464615B1 (en) Microcomputer equipped with DMA controller
US4930068A (en) Data processor having different interrupt processing modes
US5469577A (en) Providing alternate bus master with multiple cycles of bursting access to local bus in a dual bus system including a processor local bus and a device communications bus
JP2978539B2 (ja) データ転送制御装置
US6560657B1 (en) System and method for controlling peripheral devices
US6581119B1 (en) Interrupt controller and a microcomputer incorporating this controller
US5619687A (en) Queue system having a time-out feature and method therefor
JPH0358158A (ja) データ処理装置
US5544341A (en) Data access apparatus for preventing further cache access in case of an error during block data transfer
JP2643931B2 (ja) 情報処理装置
JPH0414376B2 (ja)
JP4592944B2 (ja) Cpuインターフェース回路
JPH03147157A (ja) 情報処理装置
JPH03266158A (ja) チャネル装置
JP2615677B2 (ja) 共用拡張記憶制御方式
JPS63118949A (ja) 情報処理装置
JPH0635834A (ja) チャネル装置
JPH10260949A (ja) マルチプロセッサ
JP2581558B2 (ja) 分散処理システム
JP2798107B2 (ja) データ転送方法
JP2638096B2 (ja) チヤネル装置
JP2871171B2 (ja) マイクロコンピュータ
JP2747154B2 (ja) 入出力処理装置
JPH09218859A (ja) マルチプロセッサ制御システム
JPS63118947A (ja) シングルチツプマイクロコンピユ−タ