JPH0357086A - 補間発生回路 - Google Patents
補間発生回路Info
- Publication number
- JPH0357086A JPH0357086A JP19349289A JP19349289A JPH0357086A JP H0357086 A JPH0357086 A JP H0357086A JP 19349289 A JP19349289 A JP 19349289A JP 19349289 A JP19349289 A JP 19349289A JP H0357086 A JPH0357086 A JP H0357086A
- Authority
- JP
- Japan
- Prior art keywords
- interpolation
- addition
- register
- value
- selector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- BRDJPCFGLMKJRU-UHFFFAOYSA-N DDAO Chemical compound ClC1=C(O)C(Cl)=C2C(C)(C)C3=CC(=O)C=CC3=NC2=C1 BRDJPCFGLMKJRU-UHFFFAOYSA-N 0.000 description 1
- GVBNSPFBYXGREE-UHFFFAOYSA-N Visnadine Natural products C1=CC(=O)OC2=C1C=CC1=C2C(OC(C)=O)C(OC(=O)C(C)CC)C(C)(C)O1 GVBNSPFBYXGREE-UHFFFAOYSA-N 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
- Image Generation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野１
本発明はグラフィクディスプレイやワークステーション
等で使用される補間発生回路に関するちのである． （従来の技術］ 従来、補間を行なう場合、ＤＤＡによる補間やブレゼン
ハムによる補間等が行なわれている．これらの場合、長
軸の方をメジャー軸とし、メジャー軸はクロックサイク
ルごとにインクリメントまたはディクリメントを行ない
、短軸の方はＤＤＡの補間の場合、傾きをあらかじめ求
めて補間を行ない、ブレゼンハムの時は各軸の成分を求
めて補間を行なったりしていた．例えば山口冨士夫著「
コンピュータディスプレイによる図形処理工学」 （日
刊工業新聞発行）にそれらは明らかにされている． ［発明が解決しようとする課題］ これらの場合、長軸をメジャー軸とする為に、２点の位
置関係によらず、特定の軸をメジャー軸として補間を行
なうことはできず、そういう構造にもなっていなかった
．また、これらの補間を実現する回路においては、ＤＤ
Ａによる補間やブレゼンハムによる補間が同一の回路で
行なえる構造にはなっていなかった． ［課題を解決するための手段］ 本発明はこれらの問題を解決するために、整数部及び少
数部に傾き、ちしくはモジューラ値をラッチするレジス
タと少数部に補間をする際の初期値をセットアップする
加減算分配器とその出力値をラッチするレジスタ及びセ
レクタ等を設け、ＤＤＡ補間やブレゼンハム補間ができ
るような構成にしたものである． ［作用］ ２点Ａ （ＸＳ．Ｙｓ）．Ｂ （ＸＥ．ｙＥ） 間（図
２）を、Ｙ軸をメジャー軸とした場合のブレゼンハムに
よる補間のフローチャートを図３に示す． ここで、ΔＬ＝ＹＥ−ＹＳ ＭＯＤ＝ＸＥ−ＸＳ △Ｌ＝ＭＯＤ／△Ｌ（小数点以下切捨）この時、Ｘ軸は
始点情報ＸＳとレングス値（△Ｌ）及びモジュレーショ
ン値（ＭＯＤ）をそれぞれレジスタにセットする。加減
算分配器はレンク′ス値とモジュレーション値から、２
ＭＯ０．２ＭＯＤ−２ΔＬ、２ＭＯＤ−△Ｌをそれぞれ
計算し、その他はパイプラインクロックにてパイプライ
ンレジスタにラッチされる．従ってパイプラインレジス
タには、整数部にはｘＳ、少数部には２ＭＯＤ−ΔＬが
初期値としてセットされる．Ｙ軸がインクリメントされ
るとＸ軸はパイプラインレジスタの最上位ビットが立っ
ているか否か（つまり負になっているか）によって加算
される値が変わってくる．負の場合は、少数部は２ＭＯ
Ｄが、整数部にはΔＩが加算される．負でない場合は、
２ＭＯＤ−２△Ｌが少数部に、△Ｉ＋１が整数部に加算
される．これが終点Ｂに到達するまで繰り返される． 次にＤＤＡの補間の時は、モジューラ値の変わりに、ｆ
頃き△Ｓ＝ΔＩ＋ΔＦがセットされる．ここでΔＩは整
数部の傾き、ΔＦは少数部の傾きである．この時、初期
値としては整数部は始点データが、少数部は０，５補正
を行なう時は０．５が０ ５補正を行なわない時は少数
部の初期値がセットされる．（たとえば２点間の直線補
間の場合は０．５補正値が、Ｚ軸、Ｒ．Ｇ．Ｂの色神間
等の場合は少数部の始点データがセットされる．）次に
メジャー軸が＋ｌされると，補間軸は前の加算結果によ
り、キャリイがでた時は整数部は△１＋１が、少数部は
ΔＦが加算される。キャリイがない時は整数部はΔＩが
少数部はΔＦが加算される．これが終点に到達するまで
行なわれる．［実施例］ 以下、図面を使用して本発明に関し、詳細に説明する．
第ｌ図は本発明の一実施例を示すブロック図である．図
において、１〜５は外部ブロセ，ノサから入力され、補
間に必要なデータをラッチするレジスタである．レジス
タ１にはＮ数部のスロープ値を、レジスタ２には整数部
の始点データを、レジスタ３には少数部のスロープ値ら
しくはモジューラ値（ΔＭ）を，レジスタ４にはレング
ス値（△Ｌ）、レジスタ５には少数部の始点データがセ
ットされる． ６は少数部の加算器１５に加算する値を発生する加減算
分配器である．ブレゼンハムの補間の時加減算分配器６
はレジスタ８に２ΔＭを、レジスタ９には２△Ｍ一ΔＬ
を，セレクタｌ２には２△Ｍ−ΔＬを入力として与える
．単純形ＤＤＡの時はスロープ値そのものをレジスタ９
へ出力する．１１は外部プロセッサからの情報と加減算
結果より、整数部、少数部の補正セレクタ１２、ｌ３を
制｛卸する加算判別器である．１０はセレクタでブレゼ
ンハムの補間の時は加減算分配器６の出力値を、単純形
ＤＤＡＯ時は少数部の始点データをセレクトする．１６
、ｌ７は整数部、少数部のそれぞれの始点データをラッ
チするレジスタである．１８、１９はパイプラインレジ
スク２０、２１に初期値を入力するか、加算結果を入力
するか、レジスタの値そのものを入力するかをセレクト
するセレクタである．７は整数部のスロープ値をラッチ
するレジスタである．１４、１５はそれぞれ整数部、少
数部の加算器である． 次に本発明の実施例の動作について詳細に説明する．ま
ず、単純形ＤＤＡの時の動作について説明を行なう． 本回路がメジャー軸として使用される場合は，加算判定
器１ｌは加算器１４の入力が１ （正方向の場合）、も
しくはーｌ （負方向の場合）となるように補正セレク
タ１２を設定する．この時、レジスタ１６には始点デー
タがセットされる．補間開始前は、セレクタ１８はレジ
スタｌ６の出力が選択される．従ってパイプラインレジ
スタ２０の初期値としては、始点データがセットされる
こととなる。パイプラインクロックＰＣＬＫが入力され
るたびごとに、加算器ｌ４はインクリメントもしくはデ
クリメントされていく．所定の回数（レングス値）バイ
ブラインクロックが人力されると袖間が終了する．この
時、少数部は、動作には無関係となる。
等で使用される補間発生回路に関するちのである． （従来の技術］ 従来、補間を行なう場合、ＤＤＡによる補間やブレゼン
ハムによる補間等が行なわれている．これらの場合、長
軸の方をメジャー軸とし、メジャー軸はクロックサイク
ルごとにインクリメントまたはディクリメントを行ない
、短軸の方はＤＤＡの補間の場合、傾きをあらかじめ求
めて補間を行ない、ブレゼンハムの時は各軸の成分を求
めて補間を行なったりしていた．例えば山口冨士夫著「
コンピュータディスプレイによる図形処理工学」 （日
刊工業新聞発行）にそれらは明らかにされている． ［発明が解決しようとする課題］ これらの場合、長軸をメジャー軸とする為に、２点の位
置関係によらず、特定の軸をメジャー軸として補間を行
なうことはできず、そういう構造にもなっていなかった
．また、これらの補間を実現する回路においては、ＤＤ
Ａによる補間やブレゼンハムによる補間が同一の回路で
行なえる構造にはなっていなかった． ［課題を解決するための手段］ 本発明はこれらの問題を解決するために、整数部及び少
数部に傾き、ちしくはモジューラ値をラッチするレジス
タと少数部に補間をする際の初期値をセットアップする
加減算分配器とその出力値をラッチするレジスタ及びセ
レクタ等を設け、ＤＤＡ補間やブレゼンハム補間ができ
るような構成にしたものである． ［作用］ ２点Ａ （ＸＳ．Ｙｓ）．Ｂ （ＸＥ．ｙＥ） 間（図
２）を、Ｙ軸をメジャー軸とした場合のブレゼンハムに
よる補間のフローチャートを図３に示す． ここで、ΔＬ＝ＹＥ−ＹＳ ＭＯＤ＝ＸＥ−ＸＳ △Ｌ＝ＭＯＤ／△Ｌ（小数点以下切捨）この時、Ｘ軸は
始点情報ＸＳとレングス値（△Ｌ）及びモジュレーショ
ン値（ＭＯＤ）をそれぞれレジスタにセットする。加減
算分配器はレンク′ス値とモジュレーション値から、２
ＭＯ０．２ＭＯＤ−２ΔＬ、２ＭＯＤ−△Ｌをそれぞれ
計算し、その他はパイプラインクロックにてパイプライ
ンレジスタにラッチされる．従ってパイプラインレジス
タには、整数部にはｘＳ、少数部には２ＭＯＤ−ΔＬが
初期値としてセットされる．Ｙ軸がインクリメントされ
るとＸ軸はパイプラインレジスタの最上位ビットが立っ
ているか否か（つまり負になっているか）によって加算
される値が変わってくる．負の場合は、少数部は２ＭＯ
Ｄが、整数部にはΔＩが加算される．負でない場合は、
２ＭＯＤ−２△Ｌが少数部に、△Ｉ＋１が整数部に加算
される．これが終点Ｂに到達するまで繰り返される． 次にＤＤＡの補間の時は、モジューラ値の変わりに、ｆ
頃き△Ｓ＝ΔＩ＋ΔＦがセットされる．ここでΔＩは整
数部の傾き、ΔＦは少数部の傾きである．この時、初期
値としては整数部は始点データが、少数部は０，５補正
を行なう時は０．５が０ ５補正を行なわない時は少数
部の初期値がセットされる．（たとえば２点間の直線補
間の場合は０．５補正値が、Ｚ軸、Ｒ．Ｇ．Ｂの色神間
等の場合は少数部の始点データがセットされる．）次に
メジャー軸が＋ｌされると，補間軸は前の加算結果によ
り、キャリイがでた時は整数部は△１＋１が、少数部は
ΔＦが加算される。キャリイがない時は整数部はΔＩが
少数部はΔＦが加算される．これが終点に到達するまで
行なわれる．［実施例］ 以下、図面を使用して本発明に関し、詳細に説明する．
第ｌ図は本発明の一実施例を示すブロック図である．図
において、１〜５は外部ブロセ，ノサから入力され、補
間に必要なデータをラッチするレジスタである．レジス
タ１にはＮ数部のスロープ値を、レジスタ２には整数部
の始点データを、レジスタ３には少数部のスロープ値ら
しくはモジューラ値（ΔＭ）を，レジスタ４にはレング
ス値（△Ｌ）、レジスタ５には少数部の始点データがセ
ットされる． ６は少数部の加算器１５に加算する値を発生する加減算
分配器である．ブレゼンハムの補間の時加減算分配器６
はレジスタ８に２ΔＭを、レジスタ９には２△Ｍ一ΔＬ
を，セレクタｌ２には２△Ｍ−ΔＬを入力として与える
．単純形ＤＤＡの時はスロープ値そのものをレジスタ９
へ出力する．１１は外部プロセッサからの情報と加減算
結果より、整数部、少数部の補正セレクタ１２、ｌ３を
制｛卸する加算判別器である．１０はセレクタでブレゼ
ンハムの補間の時は加減算分配器６の出力値を、単純形
ＤＤＡＯ時は少数部の始点データをセレクトする．１６
、ｌ７は整数部、少数部のそれぞれの始点データをラッ
チするレジスタである．１８、１９はパイプラインレジ
スク２０、２１に初期値を入力するか、加算結果を入力
するか、レジスタの値そのものを入力するかをセレクト
するセレクタである．７は整数部のスロープ値をラッチ
するレジスタである．１４、１５はそれぞれ整数部、少
数部の加算器である． 次に本発明の実施例の動作について詳細に説明する．ま
ず、単純形ＤＤＡの時の動作について説明を行なう． 本回路がメジャー軸として使用される場合は，加算判定
器１ｌは加算器１４の入力が１ （正方向の場合）、も
しくはーｌ （負方向の場合）となるように補正セレク
タ１２を設定する．この時、レジスタ１６には始点デー
タがセットされる．補間開始前は、セレクタ１８はレジ
スタｌ６の出力が選択される．従ってパイプラインレジ
スタ２０の初期値としては、始点データがセットされる
こととなる。パイプラインクロックＰＣＬＫが入力され
るたびごとに、加算器ｌ４はインクリメントもしくはデ
クリメントされていく．所定の回数（レングス値）バイ
ブラインクロックが人力されると袖間が終了する．この
時、少数部は、動作には無関係となる。
次に、本回路がメジャー軸ではなく、補間軸として使用
される場合について説明する。
される場合について説明する。
レジスタｌ、レジスタ３には，外部ブロセッザからそれ
ぞれ整数部，少数部のスロープ値が、レジスタ２、５に
は整数部及び少数部の始点データがセットされる。加減
算分配器６は入力されたスロープ値をそのままレジスク
９に出力する．この時セレクタｌＯは、レジスタ】７の
入力値としてレジスタ５の出力値をセレクトする。レジ
スクｌ３、２、５にラッチされたデータはスタートクロ
ックＳＣＫにより、それぞれレジスタ７、８、９、ｌ６
、１７にラッチされる。この時、補正セレクタ１２、ｌ
３はレジスク７、９の出力である整数部及び少数部の又
ローブ値をセレクトする．セレクタ１８は補間開始前は
レジスタ１６の出力である整数部の始点データをセレク
トする．従ってパイプラインレジスタ２０の初期値とし
ては、整数部の始点データがセットされる．セレクタ１
９は補間開始前は０ ５補正を行なう時はパイプライン
レジスタ２１には加算器１５の出力に０，５の値を加算
した値を、０，５補正を行なわない場合は、加算器１５
の出力をセレクトする。
ぞれ整数部，少数部のスロープ値が、レジスタ２、５に
は整数部及び少数部の始点データがセットされる。加減
算分配器６は入力されたスロープ値をそのままレジスク
９に出力する．この時セレクタｌＯは、レジスタ】７の
入力値としてレジスタ５の出力値をセレクトする。レジ
スクｌ３、２、５にラッチされたデータはスタートクロ
ックＳＣＫにより、それぞれレジスタ７、８、９、ｌ６
、１７にラッチされる。この時、補正セレクタ１２、ｌ
３はレジスク７、９の出力である整数部及び少数部の又
ローブ値をセレクトする．セレクタ１８は補間開始前は
レジスタ１６の出力である整数部の始点データをセレク
トする．従ってパイプラインレジスタ２０の初期値とし
ては、整数部の始点データがセットされる．セレクタ１
９は補間開始前は０ ５補正を行なう時はパイプライン
レジスタ２１には加算器１５の出力に０，５の値を加算
した値を、０，５補正を行なわない場合は、加算器１５
の出力をセレクトする。
パイプラインクロツクＰＣＬＫが入力され、補間が開始
されると、整数部の加算は各クロックサイクルごとの少
数部の加算結果により、スロープ値に＋１らしくは−１
された値が加算されていく．つまり、加算判定コントロ
ーラは少数部の加算桔果であるキャリイ、ちしくはボロ
ーがでた時に，レジスク７の出力であるスロープ値に十
ｌらしくは−１をセレクトするよう補正セレクタに指示
し袖正セレクタは加算器１４に出力する．この動作を所
定のサイクル繰り返すことにより補間が終了する． 次にブレゼンハム時の時の動作について説明する． 本回路がメジャー軸として使用される場合は、整数部の
動作は単純形ＤＤＡの場合とほぼ同様である．違う点は
、補正セレクタがスロープ値に＋１，もしくは−１する
条件が、少数部の加算結果のキャリイもしくはボローが
出たかではな《、負になったか否かを検出するという点
である．以下、小数点の動作について説明する．レジス
タ３、４、５にそれぞれモジュレーションΔＭ、レング
ス値△し、始点データが外部プロセッサからセットされ
る．加減算分配器はΔＭ、△Ｌの値から，２△Ｍ、２△
Ｍ−２△Ｌ、２△Ｍ−Ｌを計算し，レジスタ８、９及び
セレクタ１０に入力する．この時、セレクタ１０は加減
算分配器の出力をセレクトする．パイプラインクロック
ＣＫＩによりレジスタ８、９、ｌ７は加減算分配器で算
出した値２△Ｍ、２△Ｍ−２Δし、２ΔＭ一△Ｌがセレ
クトされる．この時，セレクク１９は補間開始前は、レ
ジスタ１７の出力値２ΔＭ一△Ｌがセットされることに
なる．加算判定コントローラは、加算した結果が負にな
ったか否かを（つまりレジスタ２１の最上位ビットが１
になったか否か）検知し、負になった時はレジスタ８の
出力２△Ｍを、負でない時はレジスタ９の出力２△Ｍ−
２△Ｌをセレクタｌ３がセレクトするようにセレクト信
号を送る．この時、整数部の補正セレクタ１２に，キャ
リイもしくはボロー信号を送る。補間中は、セレクタ１
９は加算器１５の出力がセレクトされ、バイブラインク
ロックＣＫ２のクロツクサイクルごとに加算が行なわれ
、所定のサイクル（△Ｌ）繰り返すことにより，補間が
終了する． なお，本回路はｌ軸に１コ必要であり、２軸の補間の場
合は２コ、６軸−の場合は６コ使用すればよい． ［発明の効果１ 以上、詳細に説明したように、本発明の補間発生回路は
、整数部のスロープ値の加算も行なえ、かつ単純形ＤＤ
Ａ及びブレゼンハムによる補間ち行なえる構成になって
いる．従って、本回路の組み合せにより、傾きの大きさ
に無関係に特定軸をメジャー軸とした補間、たとえば、
２次元座｛票において、ｙ軸のインクリメント値（ちし
くはデクノメント値）に対するＸ軸の補間値を求めると
いうことも可能になる．また、ｘ．’ｙ．ｚの３軸袖間
、及びＲ．Ｇ．Ｂの色補間を同時に行なう６軸補間も、
本回路を使用して行なうことができる。
されると、整数部の加算は各クロックサイクルごとの少
数部の加算結果により、スロープ値に＋１らしくは−１
された値が加算されていく．つまり、加算判定コントロ
ーラは少数部の加算桔果であるキャリイ、ちしくはボロ
ーがでた時に，レジスク７の出力であるスロープ値に十
ｌらしくは−１をセレクトするよう補正セレクタに指示
し袖正セレクタは加算器１４に出力する．この動作を所
定のサイクル繰り返すことにより補間が終了する． 次にブレゼンハム時の時の動作について説明する． 本回路がメジャー軸として使用される場合は、整数部の
動作は単純形ＤＤＡの場合とほぼ同様である．違う点は
、補正セレクタがスロープ値に＋１，もしくは−１する
条件が、少数部の加算結果のキャリイもしくはボローが
出たかではな《、負になったか否かを検出するという点
である．以下、小数点の動作について説明する．レジス
タ３、４、５にそれぞれモジュレーションΔＭ、レング
ス値△し、始点データが外部プロセッサからセットされ
る．加減算分配器はΔＭ、△Ｌの値から，２△Ｍ、２△
Ｍ−２△Ｌ、２△Ｍ−Ｌを計算し，レジスタ８、９及び
セレクタ１０に入力する．この時、セレクタ１０は加減
算分配器の出力をセレクトする．パイプラインクロック
ＣＫＩによりレジスタ８、９、ｌ７は加減算分配器で算
出した値２△Ｍ、２△Ｍ−２Δし、２ΔＭ一△Ｌがセレ
クトされる．この時，セレクク１９は補間開始前は、レ
ジスタ１７の出力値２ΔＭ一△Ｌがセットされることに
なる．加算判定コントローラは、加算した結果が負にな
ったか否かを（つまりレジスタ２１の最上位ビットが１
になったか否か）検知し、負になった時はレジスタ８の
出力２△Ｍを、負でない時はレジスタ９の出力２△Ｍ−
２△Ｌをセレクタｌ３がセレクトするようにセレクト信
号を送る．この時、整数部の補正セレクタ１２に，キャ
リイもしくはボロー信号を送る。補間中は、セレクタ１
９は加算器１５の出力がセレクトされ、バイブラインク
ロックＣＫ２のクロツクサイクルごとに加算が行なわれ
、所定のサイクル（△Ｌ）繰り返すことにより，補間が
終了する． なお，本回路はｌ軸に１コ必要であり、２軸の補間の場
合は２コ、６軸−の場合は６コ使用すればよい． ［発明の効果１ 以上、詳細に説明したように、本発明の補間発生回路は
、整数部のスロープ値の加算も行なえ、かつ単純形ＤＤ
Ａ及びブレゼンハムによる補間ち行なえる構成になって
いる．従って、本回路の組み合せにより、傾きの大きさ
に無関係に特定軸をメジャー軸とした補間、たとえば、
２次元座｛票において、ｙ軸のインクリメント値（ちし
くはデクノメント値）に対するＸ軸の補間値を求めると
いうことも可能になる．また、ｘ．’ｙ．ｚの３軸袖間
、及びＲ．Ｇ．Ｂの色補間を同時に行なう６軸補間も、
本回路を使用して行なうことができる。
この時、ｘ，ｙの直線補間では、ブレゼンハムによる補
間を、他のＺ．Ｒ．Ｇ．ＢではＤＤＡ補間で行なうとい
うことが可能となる．従って、本回路を使用することに
より，多軸の補間等において回路が単純化、簡略化され
るというニカ果がある。
間を、他のＺ．Ｒ．Ｇ．ＢではＤＤＡ補間で行なうとい
うことが可能となる．従って、本回路を使用することに
より，多軸の補間等において回路が単純化、簡略化され
るというニカ果がある。
第１図は本発明の実施例を示すブロック図、第２図は２
点間の直線を示す説明図、第３図は整数部ら含めたブレ
ゼンハム補間の手順のフローチャート図である． １ ２ ・ ３ ・ ４ ５ ６ ・ ７ ８ ９ ・ １ ０ ・ １１ ・ ｌ ２ ・ １ ３ ・ ｌ ４ ・ ｌ ５ ・ ｌ ６ ・ １ ７ ・ ｌ ８ ・ １ ９ ・ ・整数部の傾き（モジューラ値）レジスタ・整数部の始
点レジスタ ・少数部の傾き（モジューラ値）レジスタ・レングスレ
ジスタ 少数部の始点レジスク ・加減算分配器 ・整数部の傾きパイプラインレジスタ ・ブレゼンハム時パイプラインレジスタ１ブレゼンハム
時パイプラインレジスタ２少数部の始点セレクタ ・加算判定コントローラ ・整数部の補正セレクタ 少数部の補正セレクタ ・整数部の加算器 ・少数部の加算器 ・整数部の始点パイプラインレジスタ ・少数部の始点パイプラインレジスタ ・ｙＩ！数部の加算セレクタ ・少数部の加算セレクタ ２ ０ ２Ｉ ２２ ２ ３ 整数部の加算パイプラインレジスタ 少数部の加算パイプラインレジスタ 整数部の補正回路 少数部の補正回路
点間の直線を示す説明図、第３図は整数部ら含めたブレ
ゼンハム補間の手順のフローチャート図である． １ ２ ・ ３ ・ ４ ５ ６ ・ ７ ８ ９ ・ １ ０ ・ １１ ・ ｌ ２ ・ １ ３ ・ ｌ ４ ・ ｌ ５ ・ ｌ ６ ・ １ ７ ・ ｌ ８ ・ １ ９ ・ ・整数部の傾き（モジューラ値）レジスタ・整数部の始
点レジスタ ・少数部の傾き（モジューラ値）レジスタ・レングスレ
ジスタ 少数部の始点レジスク ・加減算分配器 ・整数部の傾きパイプラインレジスタ ・ブレゼンハム時パイプラインレジスタ１ブレゼンハム
時パイプラインレジスタ２少数部の始点セレクタ ・加算判定コントローラ ・整数部の補正セレクタ 少数部の補正セレクタ ・整数部の加算器 ・少数部の加算器 ・整数部の始点パイプラインレジスタ ・少数部の始点パイプラインレジスタ ・ｙＩ！数部の加算セレクタ ・少数部の加算セレクタ ２ ０ ２Ｉ ２２ ２ ３ 整数部の加算パイプラインレジスタ 少数部の加算パイプラインレジスタ 整数部の補正回路 少数部の補正回路
Claims (1)
- 外部のプロセッサからの補間を行なうに必要なデータ（
始点、メジャー軸の長さ（レングス値）、傾き、補間さ
れる側の長さ（モジューラ値）等のデータをラッチする
整数部及び少数部のレジスタ群と、レングス値とモジュ
ーラ値の加算及び減算を行ない、後段のパイプラインレ
ジスタに分配する加減算分配器と、前記レジスタ群と、
加減算器からのデータをラッチする整数部及び少数部の
パイプラインレジスタと、ＤＤＡ補間かブレゼンハム補
間かにより始点データをセレクトするセレクタと、少数
部の演算結果や外部プロセッサからのパラメータ情報に
より傾きもしくはモジューラ値の初期設定や加算値をコ
ントロールする加算判定コントローラと、加算判定コン
トローラからの制御信号により初期値や加算データをセ
レクトする整数部及び少数部のセレクタと、補間の為の
加算を行なう加算器と、ＤＤＡ補間かブレゼンハム補間
かにより後段のパイプラインレジスタの初期値をセレク
トするセレクタと、加算結果を格納するパイプラインレ
ジスタの構成よりなり、整数部及び少数部のＤＤＡ補間
及びブレゼンハム補間が同一の回路で可能となることを
特徴とする補間発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19349289A JPH0357086A (ja) | 1989-07-25 | 1989-07-25 | 補間発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19349289A JPH0357086A (ja) | 1989-07-25 | 1989-07-25 | 補間発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0357086A true JPH0357086A (ja) | 1991-03-12 |
Family
ID=16308943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19349289A Pending JPH0357086A (ja) | 1989-07-25 | 1989-07-25 | 補間発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0357086A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5897264A (en) * | 1995-06-07 | 1999-04-27 | Sanford Corporation | Off-center point marker tip |
-
1989
- 1989-07-25 JP JP19349289A patent/JPH0357086A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5897264A (en) * | 1995-06-07 | 1999-04-27 | Sanford Corporation | Off-center point marker tip |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6131489B2 (ja) | ||
| JPH0570187B2 (ja) | ||
| US4951244A (en) | Linear interpolation operator | |
| EP0229693B1 (en) | Wide line drawing in a graphics display system | |
| JPH0357086A (ja) | 補間発生回路 | |
| JPS5822410A (ja) | 数値制御方式 | |
| JPH03144782A (ja) | 三次元図形処理装置 | |
| JPH0528431B2 (ja) | ||
| US4941116A (en) | Elliptical arc generator for display systems | |
| JP3166781B2 (ja) | 加算回路 | |
| JP2701410B2 (ja) | 正弦波ｐｗｍ信号発生装置 | |
| JPH0124654Y2 (ja) | ||
| JP2611098B2 (ja) | ベクタ・ラスタ変換方式 | |
| USRE38427E1 (en) | Linear interpolation operator | |
| SU1534455A1 (ru) | Устройство дл отображени графической информации на экране электронно-лучевой трубки | |
| JPS6394378A (ja) | 直線発生回路 | |
| SU1405051A1 (ru) | Устройство дл преобразовани координат | |
| KR840001179B1 (ko) | 수치데이타를 사용하여 기계가공하는 절삭작업을 수행하는 방법 | |
| JPH0514935B2 (ja) | ||
| JPH01286087A (ja) | デジタル線分描画方式 | |
| JPS6120002B2 (ja) | ||
| JPS63624A (ja) | 正規乱数発生方法 | |
| JPS6227872A (ja) | 交点検出回路 | |
| JPS61128377A (ja) | デイジタル図形処理装置 | |
| JPS62282369A (ja) | 直線補間回路 |