JPH0353548A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0353548A JPH0353548A JP18948789A JP18948789A JPH0353548A JP H0353548 A JPH0353548 A JP H0353548A JP 18948789 A JP18948789 A JP 18948789A JP 18948789 A JP18948789 A JP 18948789A JP H0353548 A JPH0353548 A JP H0353548A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- capacity
- film
- wirings
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 239000010410 layer Substances 0.000 abstract description 15
- 239000011229 interlayer Substances 0.000 abstract description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 101150089829 csc-1 gene Proteins 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に配線容量を低減した配
線構造に関する． 〔従来の技術〕 従来、この種の半導体装置、例えば、メモリ装置等は記
憶容量は勿論、応答速度を如何に速くするかの工夫改善
が施されてきた． 第２図（ａ）及び′（ｂ）は従来の一例を示す半導体装
置の部分平面図及びＢＢ断面図、第２図？Ｃ）は第２図
（ａ），（ｂ）に示した半導体装置の等価回路図である
。この半導体装置は第２図（ａ）及び（ｂ）に示すよう
に、半導体基板１上に能動素子が形成されており、その
上にフィールド酸化膜２及び眉間膜３を介して、数本の
アルミニュウムの配線らａ，５ｂ及び５Ｃが形成されて
いた．また、これら配線５ａ，５ｂ及び５ｃの上には保
護膜であるカバー４で覆う構造となっていた。
線構造に関する． 〔従来の技術〕 従来、この種の半導体装置、例えば、メモリ装置等は記
憶容量は勿論、応答速度を如何に速くするかの工夫改善
が施されてきた． 第２図（ａ）及び′（ｂ）は従来の一例を示す半導体装
置の部分平面図及びＢＢ断面図、第２図？Ｃ）は第２図
（ａ），（ｂ）に示した半導体装置の等価回路図である
。この半導体装置は第２図（ａ）及び（ｂ）に示すよう
に、半導体基板１上に能動素子が形成されており、その
上にフィールド酸化膜２及び眉間膜３を介して、数本の
アルミニュウムの配線らａ，５ｂ及び５Ｃが形成されて
いた．また、これら配線５ａ，５ｂ及び５ｃの上には保
護膜であるカバー４で覆う構造となっていた。
上述した従来の半導体装置の配線構造では、第２図（Ｃ
）に示すように、配線間及び半導体基板との間で寄生容
量が生じることになる．この寄生容量は、配線５ｂと他
の隣接する配線５ａ，５ｃ間の容量Ｃ２と、基板ｄ間の
容量Ｃｌに大きく区別されるが、特に容量Ｃ１は、■半
導体装置の動作速度に影響し、この容量値は基板ｄとの
距離Ｌつより、フィールド酸化膜厚ｅｓと層間膜厚ｆｆ
ｐとの和によって決定される。しかしながら従来、これ
らの膜厚は製造プロセス条件で変わり、また決定づけら
れるので、所望の動作速度が得られないという欠点があ
る。
）に示すように、配線間及び半導体基板との間で寄生容
量が生じることになる．この寄生容量は、配線５ｂと他
の隣接する配線５ａ，５ｃ間の容量Ｃ２と、基板ｄ間の
容量Ｃｌに大きく区別されるが、特に容量Ｃ１は、■半
導体装置の動作速度に影響し、この容量値は基板ｄとの
距離Ｌつより、フィールド酸化膜厚ｅｓと層間膜厚ｆｆ
ｐとの和によって決定される。しかしながら従来、これ
らの膜厚は製造プロセス条件で変わり、また決定づけら
れるので、所望の動作速度が得られないという欠点があ
る。
本発明の目的は、かかる欠点を解決する半導体装置を提
供することにある。
供することにある。
本発明の半導体装置は、半導体基板上に形成された配線
と、この配線上に絶縁膜を介して前記配線と対応して形
成されたポリシリコン層とを有している。
と、この配線上に絶縁膜を介して前記配線と対応して形
成されたポリシリコン層とを有している。
（実施例〕
本発明について図面を参照して説明する。
第１図（ａ）及び（ｂ）は、本発明の一実施例を示す半
導体装置の部分平面図及びＡＡ断面図である。この半導
体装置は、第１図（ａ）及び（ｂ）に示すように、半導
体基板１上に形戒されたフィールド酸化膜２の上にアル
ミニュウムの配線５ａ，５ｂ及び５Ｃ上に絶縁膜である
眉間膜３ａを介して、それぞれの配線に対応してポリシ
リコン層６を設けたことである。それ以外は従来例と同
じである。
導体装置の部分平面図及びＡＡ断面図である。この半導
体装置は、第１図（ａ）及び（ｂ）に示すように、半導
体基板１上に形戒されたフィールド酸化膜２の上にアル
ミニュウムの配線５ａ，５ｂ及び５Ｃ上に絶縁膜である
眉間膜３ａを介して、それぞれの配線に対応してポリシ
リコン層６を設けたことである。それ以外は従来例と同
じである。
このような構造にすることによって、例えば、配線５ｂ
に生じる単位面積当りの容量に着目すると、従来例で説
明したように、隣接する配線５ａ，５ｃ間の容量Ｃ２と
、基板ｄ間の容量Ｃｌに大きく区別されるが、前記容ｆ
２ＬＣｔは基板ｄとの距離Ｌつまり、フィールド酸化膜
厚ｅｓと層間膜厚１ｐとポリシリコン層の厚さｅ，との
和によって決定される。すなわち、Ｃ ｒ ｃｓＣ １
／ Ｌとなる．従って、従来のポリシリコン層が存在
しない場合と比較すると、Ｌの値はポリシリコン層の厚
さｅｄ分大きくなり、その結果Ｃ，の値は従来の前記容
量Ｃ１に対しテ（／Ｐ ＋ｅｓ ） ／ （ｆｆｐ ＋
ｌ！ｓ十ｅｄ）となり、ポリシリコン層の増加分だけ容
量値は低減される。
に生じる単位面積当りの容量に着目すると、従来例で説
明したように、隣接する配線５ａ，５ｃ間の容量Ｃ２と
、基板ｄ間の容量Ｃｌに大きく区別されるが、前記容ｆ
２ＬＣｔは基板ｄとの距離Ｌつまり、フィールド酸化膜
厚ｅｓと層間膜厚１ｐとポリシリコン層の厚さｅ，との
和によって決定される。すなわち、Ｃ ｒ ｃｓＣ １
／ Ｌとなる．従って、従来のポリシリコン層が存在
しない場合と比較すると、Ｌの値はポリシリコン層の厚
さｅｄ分大きくなり、その結果Ｃ，の値は従来の前記容
量Ｃ１に対しテ（／Ｐ ＋ｅｓ ） ／ （ｆｆｐ ＋
ｌ！ｓ十ｅｄ）となり、ポリシリコン層の増加分だけ容
量値は低減される。
一方、前記容量Ｃ２は従来と変わる事がないため、配線
５ｂの単位面積当りの容量は、製造プロセス条件を変え
ることなく低減させることは明らかである． また、前記ポリシリコン層は不純物を除くドーピングさ
れていないものであり、誘電体として取？扱うことが可
能であり，この種のポリシリコンは、例えば、スタティ
ックＲＡＭのセルに用いられる高抵抗ポリシリコン層の
ように、不純物のドーピングを選択的に実施することに
．より、容易に実現す，ることかできることは明白であ
る．〔発明の効果〕 以上説明した様に、本発明はフィールド酸化膜上に形戒
された配■線に対応したポリシリコン層を形成すること
により、前記Ａｆ配線の単位面積当りの容量が低減され
、より動作速度の速い半導体装置が得られるという効果
がある．
５ｂの単位面積当りの容量は、製造プロセス条件を変え
ることなく低減させることは明らかである． また、前記ポリシリコン層は不純物を除くドーピングさ
れていないものであり、誘電体として取？扱うことが可
能であり，この種のポリシリコンは、例えば、スタティ
ックＲＡＭのセルに用いられる高抵抗ポリシリコン層の
ように、不純物のドーピングを選択的に実施することに
．より、容易に実現す，ることかできることは明白であ
る．〔発明の効果〕 以上説明した様に、本発明はフィールド酸化膜上に形戒
された配■線に対応したポリシリコン層を形成すること
により、前記Ａｆ配線の単位面積当りの容量が低減され
、より動作速度の速い半導体装置が得られるという効果
がある．
第１図（ａ）及び（ｂ）は本発明の一実施例を示す半導
体装置の部分平面図及びＡＡ断面図である．第２図（ａ
）及び（ｂ）は従来の一例を示す半導体装置の部分平面
図及びＢＢ断面図、第２図（ｃ）は第２図（ａ）及び（
ｂ）に示した半導体装置の等価回路図である。 １・・・半導体基板、２・・・フィールド酸化膜、３，
３ａ・・・層間膜、 ４・・・カバー ５ａ， ５ ｂ ５ Ｃ ・・・ 配線、 ６・・・ポリシリコン層。
体装置の部分平面図及びＡＡ断面図である．第２図（ａ
）及び（ｂ）は従来の一例を示す半導体装置の部分平面
図及びＢＢ断面図、第２図（ｃ）は第２図（ａ）及び（
ｂ）に示した半導体装置の等価回路図である。 １・・・半導体基板、２・・・フィールド酸化膜、３，
３ａ・・・層間膜、 ４・・・カバー ５ａ， ５ ｂ ５ Ｃ ・・・ 配線、 ６・・・ポリシリコン層。
Claims (1)
- 半導体基板上に形成された配線と、この配線上に絶縁
膜を介して前記配線と対応して形成されたポリシリコン
層とを有する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18948789A JPH0353548A (ja) | 1989-07-21 | 1989-07-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18948789A JPH0353548A (ja) | 1989-07-21 | 1989-07-21 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0353548A true JPH0353548A (ja) | 1991-03-07 |
Family
ID=16242087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18948789A Pending JPH0353548A (ja) | 1989-07-21 | 1989-07-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0353548A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9458530B2 (en) | 2012-03-05 | 2016-10-04 | Nippon Steel & Sumitomo Metal Corporation | Method of supplying Zn—Al alloy to molten zinc pot, method of adjusting concentration of Al in molten zinc bath, and apparatus for supplying Zn—Al alloy to molten zinc pot |
-
1989
- 1989-07-21 JP JP18948789A patent/JPH0353548A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9458530B2 (en) | 2012-03-05 | 2016-10-04 | Nippon Steel & Sumitomo Metal Corporation | Method of supplying Zn—Al alloy to molten zinc pot, method of adjusting concentration of Al in molten zinc bath, and apparatus for supplying Zn—Al alloy to molten zinc pot |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3207110B2 (ja) | コンデンサとその形成方法 | |
| KR100242757B1 (ko) | 양호한 평탄 특성을 지닌 적층된 캐패시터형 반도체 메모리 디바이스 및 그 제조 방법 | |
| TW526588B (en) | Semiconductor device and method for manufacturing the same | |
| US5084406A (en) | Method for forming low resistance DRAM digit-line | |
| JPH01120863A (ja) | 半導体記憶装置の製造方法 | |
| JPH0685187A (ja) | 半導体記憶装置 | |
| JPH06338601A (ja) | 半導体装置及びその製造方法 | |
| JPH04326766A (ja) | 半導体装置及びその製造方法 | |
| US20230005920A1 (en) | Semiconductor structure and method for manufacturing semiconductor structure | |
| JP2001257320A (ja) | 半導体記憶装置及びその製造方法 | |
| JPH0353548A (ja) | 半導体装置 | |
| JPH0691219B2 (ja) | 半導体記憶装置 | |
| JPH08330518A (ja) | 半導体集積回路及びその製造方法 | |
| JPH0613552A (ja) | ヘテロ接合バイポーラトランジスタ集積回路装置およびその製造方法 | |
| US5859444A (en) | Semiconductor device | |
| JPH0328828B2 (ja) | ||
| JP2842770B2 (ja) | 半導体集積回路およびその製造方法 | |
| JP2715012B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JPH05243521A (ja) | 半導体メモリ装置 | |
| JPH01270344A (ja) | 半導体装置の製造方法 | |
| JPH05190767A (ja) | 半導体装置 | |
| KR0165307B1 (ko) | 저항소자를 갖는 반도체 메모리장치 및 그 제조방법 | |
| JPH08288472A (ja) | 半導体メモリセル及びその製造方法 | |
| JPH06275644A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPS6028260A (ja) | 半導体メモリ素子 |