JPH0352264A - アモルファスシリコン薄膜トランジスタ - Google Patents

アモルファスシリコン薄膜トランジスタ

Info

Publication number
JPH0352264A
JPH0352264A JP18850089A JP18850089A JPH0352264A JP H0352264 A JPH0352264 A JP H0352264A JP 18850089 A JP18850089 A JP 18850089A JP 18850089 A JP18850089 A JP 18850089A JP H0352264 A JPH0352264 A JP H0352264A
Authority
JP
Japan
Prior art keywords
gate electrode
film
electrode
thickness
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18850089A
Other languages
English (en)
Other versions
JP2753055B2 (ja
Inventor
Masaharu Nobori
正治 登
Tsutomu Nomoto
野本 勉
Masumi Koizumi
真澄 小泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP18850089A priority Critical patent/JP2753055B2/ja
Publication of JPH0352264A publication Critical patent/JPH0352264A/ja
Application granted granted Critical
Publication of JP2753055B2 publication Critical patent/JP2753055B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野〉 本発明は、例えばアクティブマトリックス形の液晶ディ
スプレイ等に用いられるアモルファスシリコン薄膜トラ
ンジスタに関するものである。
(従来の技術〉 アモルファスシリコン(a−Si)半導体を用いたアモ
ルファスシリコン薄膜トランジスタ(以下、a−SiT
FTという〉は、高いスイッチング比を有し、しかも低
温プロセスによって大面積のガラス基板上に形成できる
等の優れた特徴を備えている。そのため、液晶ディスプ
レイ及びイメージセンサ等の駆動素子として利用される
と共に、特に微細な画素を有しかつ大画面が要望される
アクティブマトリックス形の液晶ディスプレイに適した
トランジスタとして期待されている。
従来、この種の技術に関するものとしては、電子材料、
2旦(2)(1986−2)P.45 〜50に記載さ
れるものがあった。以下、その構成を図を用いて説明す
る。
第2図は従来のa−SiTFTの構造を示す断面図であ
る。
このa−SiTFTは、ガラス等の絶縁性基板1上に形
成された膜厚100〜2 0 0 nm程度のゲート電
極2を有している。ゲート電極2は、スパッタリング法
によりタンタル(Ta)を被着した後、これにパターニ
ングを施して形成されたものである。ゲート電極2上の
周囲には、前記Taが酸化されて成る五酸化タンタル(
Ta205)の第1ゲート絶縁膜3が膜厚200〜30
0nm程度で形成されている。
第1ゲート絶縁膜3上の周囲には、膜厚が200nmを
超え3 0 0 nm程度以下のシリコン窒化膜(S 
i Nx膜〉から成る第2ゲート絶縁膜4が、グロー放
電法によって形成されている。この第2ゲート絶縁膜4
上には、膜厚20〜200nm程度のa−Siから成る
活性層5が被着形成されている。前記第2ゲニト絶縁膜
4及び活性層5はパ夕一ニングによって所定形状を成し
ており、その活性層5上の両端部付近には、それぞれア
ルミニウム(A1)から成るソース電極6及びドレイン
電極7が形成されている。
さらに、前記ソース電極6及びドレイン電極7を含む素
子表面がシリコン酸化膜(SiOx!>から成る保護[
8で被覆されることによって、所定の逆スタガー構造を
有するa−SiTFTが構成されている。なお、絶縁性
基板1上にはソース電極6の配線となる、例えばITO
(Indium  Tin  Oxide)膜から成る
透明電極9が形成されている。また、ゲート電極2及び
ドレイン電極7の配線を行うためには、図示しないがゲ
ート電極2及びドレイン電極7が接続される配線層がそ
れぞれ形威される。
以上の構成のa−SiTFTを用いて、例えばアクティ
ブマトリックス形の液晶ディスプレイを構成すると、次
のようになる。
透明電極つと、図示しない対向基板上に設けられた対向
透明電極との間に液晶が封入され、それらで一つの画素
が構成される。このa−SiTFTを有する画素をマト
リックス状に配置形成することにより、液晶ディスプレ
イが構或される。
このようなアクティブマトリックス形の液晶ディスプレ
イは、次のように動作する。
ゲート電極2に電圧が印加されると、活性N5にチャネ
ルが形成される。このチャネルを通じてソース電極6と
ドレイン電極7どの間に電流が流れ、透明電極9及び対
向透明電極間に電圧が印加される。この電圧が印加され
ると、透明電極9及び対向透明電極間に電界が生じる。
この電界が生じると、液晶のねじれ角が変化する。その
ねじれ角の変化により、液晶を光が透過する(あるいは
透過していた光が遮断される)。
このように、各画素毎に設けられたa−SiTFTをオ
ン・オフ制御することによって、各画素の液晶が駆動し
、データ等が液晶ディスプレイに表示される。
{発明が解決しようとする課題} しかしながら、上記構成のa−SiTFTにおいては、
Ta膜から成るゲート電極2の絶縁性基板1に対する付
着力が弱く、しかもゲート電極2を形成するTaMの膜
厚が増大するにしたがって、その付着力はさらに弱くな
る。そのため、ゲート電極2が絶縁性基板1から剥離し
、ゲード電極2に接続される配線層とそのゲート電極2
との間に断線が生じるという問題があった。
このことは、a−SiTFTの正常な機能を妨げ、電子
機器、例えばアクティブマトリックス形の液晶ディスプ
レイに応用するに際し、表示欠陥等を生じ、表示品質低
下の原因となっている。
本発明は、前記従来技術が持っていた課題として、ゲー
ト電極の付着力が弱いために、ゲート電極が剥離し、ゲ
ート電極とその配線層との間に断線が生じる点について
解決したa−SiTFTを提供するものである。
(課題を解決するための手段) 第1の発明は、前記課題を解決するために、絶縁性基板
上に形成されたタンタルから成るゲート電極と、前記ゲ
ート電極上に形成されたゲート絶縁膜と、前記ゲート絶
縁膜上に形成されたアモルファスシリコンから成る活性
層と、前記活性層上に形成されたソース電極及びドレイ
ン電極とを備えたアモルファスシリコン薄膜トランジス
タにおいて、窒化タンタルから成るゲート電極密着層を
、前記絶縁性基板と前記ゲート電極との間に形成したも
のである。
第2の発明は、第1の発明において、ゲート電極密着層
を形成する窒化タンタルの窒素濃度を、0.5〜10%
としたものである。
さらに、第3の発明では、ゲート電極密着層の膜厚を1
0〜200nmとしたものである。
(作用〉 第1の発明によれば、窒化タンタル膜から成るゲート電
極密着層を、絶縁性基板とタンタル膜から成るゲート電
極との間に形成した。そのゲート電極密着層は、タンタ
ル膜自体の張力や伸力によってタンタル膜及び窒化タン
タル膜間に生じる接合面方向、つまりずれ方向の力を緩
和させると共に、窒化タンタル膜及び絶縁性基板間に生
じるずれ方向の力を緩和させるように働く。それによっ
て、ゲート電極,ゲート電極密着層及び絶縁性基板間の
付着力が強くなり、ゲート電極を形成するタンタル膜の
膜厚増加による前記付着力の低下も少なくなる。
第2の発明によれば、窒素濃度0.5%〜10%の窒化
タンタル膜から成るゲート電極密着層は、特定範囲内の
窒素濃度の窒化タンタル膜で形成されることによって、
ゲート電極、ゲート電極密着層及び絶縁性基板間のずれ
方向の力を最も良く緩和し、ゲート電極の付着力を著し
く増大させるように働く。
第3の発明によれば、ゲート電極密着層を形成する窒化
タンタル膜の膜厚を10nm以上としたことは、窒化タ
ンタル膜が前記ずれ方向の力を緩和する働きを十分に発
揮するような分子構造を有するように働く。また、窒化
タンタル膜の膜厚を2 0 0 nm以下としたことは
、ソース電極18及びドレイン電極19の段差を、ソー
ス電極18及びドレイン電極19部分での断線が防止さ
れる許容範囲内に設定するように働く。したがって、前
記課題を解決できるのである。
(実施例〉 第1図は、本発明の実施例を示すアモルファスシリコン
薄膜トランジスタ(a−SiTFT)の断面図である。
このa−SiTFTは、例えばアクティブマトリックス
形の液晶ディスプレイに用いられるもので、無アルカリ
ガラスから成る絶縁性基板11上に形成されている。絶
縁性基板11上には窒素濃度0.5〜10%の窒化タン
タル膜(TaNx膜〉から成る膜厚10〜200nm程
度のゲート電極密着層12が形成されている。ゲート電
極密着層12上には、タンタル膜{Ta膜}から成る膜
厚100〜3 0 0 nm程度のゲート電極13が形
成されている。ゲート電極13上とその周囲には五酸化
タンタルWA(Ta205膜〉から成る膜厚■OO〜3
 0 0 nm程度の第■ゲート絶縁膜l4が形成され
ている。
第1ゲート絶縁膜14上の周囲には、シリコン窒化膜(
SiNxfi)から成る第2ゲート絶縁膜15が形成さ
れ、第1ゲート絶縁膜14と共に2層構造のゲート絶縁
膜を構或している。
前記第2ゲート絶縁15上には、a−Siから成る膜厚
20〜200nm程度の活性層16が形成され、その活
性層16の上部に形成された凹部17の両端部上には、
それぞれソース電極l8及びドレイン電極1つが形成さ
れている。さらに、ソース,ドレイン電極18.19を
含む素子表面はSiNx膜から成る保護膜20で被覆さ
れ、よって所定の逆スタガー構造を有するa−SiTF
Tが構成されている。絶縁性基板11上には、ソース電
極18の配線となる、例えばITO膜から成る透明電極
21が形成されている。また、ゲート電極13及びドレ
イン電極19の配線を行うためには、図示しないが、ゲ
ート電極l3に接続される配線層、トレイン電極19に
接続される配線層がそれぞれ形成される。
上記構成のa−SiTFTは、例えば次のようにして製
造される。
先ず、無アルカリガラスから成る絶縁性基板ll上に、
スパッタリング法等を用いてゲート電極密着層12とな
るTaNx膜を膜厚10〜100nm程度に被着形成す
る。そのTaNx膜上にスパッタリング法等を用いてT
a膜を膜厚100〜300nm程度に被着形成し、その
後ホトリソエッチング技術によりパターニングを施して
ゲート電極13を形成する。次いで、ゲート電極13の
Ta膜上に、その表面から30〜100nm程度の深さ
に渡って陽極酸化法等による酸化を施し、膜厚10C)
−300nm程度のT a 2 0 5膜から成る第1
ゲート絶縁WA14を形成する。
次に、アンモニア(NH3)とシラン(SiH4)とを
主成分とする反応ガスを用いたグロー放電法等により、
SiNx膜を絶縁性基板11上の全面に被着形成し、第
2ゲート絶縁Jlgl5を形成する。次いで、SiH4
を用いたグロー放電法等によって、第2ゲート絶縁Jl
15上にa−Siを被着させ、活性層16を形成する。
その後、形成されるべきa−SiTFT素子をマトリッ
クス状のパターンに素子分離するために、活性層l6上
にレジストパターンを形成し、a−SiTFT素子を構
或しない部分の第2ゲート絶縁膜15及び活性層■6を
エッチングにより除去する。前記エッチングは、異なっ
た材料から成る複数の被膜を同時に除去するため、四フ
ッ化炭素(CF  )と酸素(02)を用いたプラズマ
エッ4 チング法等を用いる。
前記レジストパターンを除去した後、絶縁性基板11上
に、例えばアルミニウム(A I >を真空蒸着法によ
り500〜1000nm程度の膜厚に被着させる。この
Alにホトリソエッチング法等を施して不要部分を除去
し、凹部17の両端部付近にそれぞれソース電極18及
びドレイン電極19を形成する。その後、SiNx等か
ら成る保護膜20を選択的なグロー放電法等によって形
成すれば、所望のa−SiTPTが得られる。
以上のように構成されるa−SiTFTを、例えばアク
ティブマトリックス形の液晶ディスプレイに用いるため
には、ソース電極18に接続されたITO膜から成る透
明電極21が形成される。
また、図示しないが、ゲート電極13及びドレイン電極
1つの形成時に、ゲート電極13及びトレイン電極19
の配線を行うための配線層がそれぞれ形成される。
次に、本実施例の利点を第3図,第4図、第5図及び第
6図を参照しつつ説明する。なお、第3図、第4図及び
第5図において、Ta膜の付着力の測定は、引っかき法
で行い、付着力の単位には、a.u.  (arbit
rary  unit)を用いている。
(i) 第3図は、ゲート電極13を形成するTaJI
IKの絶縁性基板11に対する付着力が、Ta膜の膜厚
とゲード電極密着層l2の有無に依存する特性が示され
ている。曲線a,bは、それぞれゲート電極密着層12
を設けた場合、設けない場合を示している 第3図において、従来のようにゲート電極密着層12を
設けない場合(曲線b〉は、Ta膜の付着力は弱く、ま
たTa膜の膜厚増加による付着力の低下も著しい。ゲー
ト電極密着層■2を設けた場合は、Ta膜の付着力は従
来の約2倍に増加し、かつTaMの膜゛厚増加による付
着力の低下も少ない。そのため、上記実施例のa−Si
TPTでは、第2図のa−SiTFTに比べて、ゲート
電極の付着力を増大させることができる。
(ii)  第4図は、ゲート電極13を形成するTa
膜の、ゲート電極密着層l2を介しての絶縁性基板11
に対する付着力が、ゲート電極密着層12を形成するT
aNx膜の窒素濃度に依存する特性を示した窒素濃度依
存性曲線図である。
第4図において、TaNx膜の窒素濃度を変化させた場
合、窒素濃度が0.5〜10%の時にTaMの付着力は
最大となり、窒素濃度が0.5%より小さくても、10
%より大きくてもTa膜の付着力は著しく低下する。上
記実施例では、ゲート密着層42を形成するTaNxJ
liの窒素濃度を0.5〜10%としたので、ゲート電
極l3を形成するTa膜の付着力を著しく増大させるこ
とができる。
( iii )  第5図はゲート電極13を形成する
Ta膜の、ゲート電極密着層12を介しての絶縁性基板
11に対する付着力が、ゲート電極密着層12を形成す
るTaNx膜の膜厚に依存することを示したTaNxw
A厚依存性曲線図である。
第5図において、TaNx膜の膜厚を変化させた場合、
Ta膜の付着力は、TaNx膜の膜厚が10nm以上で
大きくなる。
第6図は、第1図のa−SiTFTのソース・ドレイン
電極断線確率が、ゲート電極密着層l2を形成するTa
Nx膜の膜厚に依存する特性を示したTaNx膜厚依存
性曲線図である。
第6図において、a−SiTFTのソース・ドレイン電
極断線確率はTaNx膜の膜厚に依存し、TaNx膜の
膜厚が200nm以下ではソース・トレイン電極断線確
率は小さいが、TaNx膜の膜厚が200nm程度を超
えると、ソース・ドレイン電極部分での段差の増大によ
り、ソース・ドレイン電極断線確率は増加する。
第5図及び第6図から明らかなように、上記実施例では
、ゲート電極密着層12を形成するTaNx膜の膜厚を
10〜200nmの範囲内に設定しているので、ゲート
電極13の付着力を強くしつつ、しかもそのソース・ド
レイン電極断線確率を小さくできる。
(iv)  上記実施例において、ゲート電極12の配
線層を形成する際、その配線層をTaMによってゲート
電極12と一体化して形成した場合にも、上記実施例と
同様の利点が得られる。即ち、Ta膜からなる配線層と
絶縁性基板11との間に、TaNx膜を形成することに
よって、Ta膜から成る配線層の絶縁性基板11に対す
る付着力が増大する。そのため、配線層自体の剥離が防
げ、配線層自体の剥離による断線を防止することができ
る。
したがって、配線層及びゲート電極12の断線を的確に
防止することが可能となる。
このように、上記実施例のa−SiTPTにおいては、
ゲート電極の剥離によってゲート電極とその配線層間に
生じる断線を的確に防止できる。
さらに、ソース.ドレイン電極18.19部分での断線
を防ぐことが可能となる。それ故、上記実施例のa  
SiTFTを、例えばアクティブマトリックス形の液晶
ディスプレイに用いた場合、液晶ディスプレイの表示欠
陥を除去でき、表示性能の向上が達戒される。
なお、本発明は図示の実施例に限定されず、種々の変形
が可能である。その変形例としては、例えば次のような
ものがある。
(I>  第1図のa−SiTFTは、その用途に応じ
て構造及び製造方法等を変更することができる。例えば
、絶縁性基板11は、無アルカリガラス以外の、ホウケ
イ酸ガラス等のガラス基板で構戒できるし、その他の透
光性を有する絶縁性基板等で構成してもよい。また、第
2ゲート絶縁膜15及び保護膜20をシリコン酸化膜(
S i Ox膜〉で構成したり、ドレイン19.ソース
電極18をクロムで形成するなどの変形も可能である。
(I[>  第1図のa−SiTFTは、アクティブマ
トリックス形の液晶ディスプレイのみならず、イメージ
センサ等の他の電子機器における駆動回路や論理回路等
にも適用可能である。
(発明の効果) 以上詳細に説明したように第■の発明によれば、窒化タ
ンタル膜から成るゲート電極密着層を、絶縁性基板とタ
ンタル膜から成るゲート電極との間に形成したので、ゲ
ート電極の絶縁性基板に対する付着力を強くできると共
に、ゲート電極を形成するTa膜の膜厚増加によるゲー
ト電極の付着力の低下を少なくすることができる。
第2の発明によれば、ゲート電極密着層を形成する窒化
タンタルの窒素濃度を0.5〜10%としたので、ゲー
ト電極の付着力が大幅に増大する。
第3の発明によれば、ゲート電極密着層の膜厚を10〜
200nmとしたので、ゲート電極の付着力を強くしつ
つ、ソース・トレイン電極断線確率を低くできる。した
がって、ゲート電極の剥離によるゲート電極の断線を的
確に防止できると共に、ドレイン・ソース電極の断線を
防ぐことができる。
【図面の簡単な説明】
第1図は本発明の実施例を示すアモルファスシリコン薄
膜トランジスタの断面図、第2図は従来のアモルファス
シリコン薄膜トランジスタの断面図、第3図は付着力の
Ta膜厚依存性曲線図、第4図は付着力のT a N 
x窒素濃度依存性曲線図、第5図は付着力のT a N
 x膜厚依存性曲線図、第6図は断線確率のT a N
 x膜厚依存性曲線図である。 1l・・・・・・絶縁性基板、12・・・・・・ゲート
電極密着層、13・・・・・・ゲート電極、14.15
・・・・・・ゲート絶縁膜、16・・・・・・活性層、
18・・・・・・ソース電極、1つ・・・・・・トレイ
ン電極。

Claims (1)

  1. 【特許請求の範囲】 1、絶縁性基板上に形成されたタンタルから成るゲート
    電極と、前記ゲート電極上に形成されたゲート絶縁膜と
    、前記ゲート絶縁膜上に形成されたアモルファスシリコ
    ンから成る活性層と、前記活性層上に形成されたソース
    電極及びドレイン電極とを、 備えたアモルファスシリコン薄膜トランジスタにおいて
    、 窒化タンタルから成るゲート電極密着層を、前記絶縁性
    基板と前記ゲート電極との間に形成したことを特徴とす
    るアモルファスシリコン薄膜トランジスタ。 2、ゲート電極密着層を形成する窒化タンタルの窒素濃
    度を、0.5%〜10%とした請求項1記載のアモルフ
    ァスシリコン薄膜トランジスタ。 3、ゲート電極密着層の膜厚を10nm〜200nmと
    した請求項1記載のアモルファスシリコン薄膜トランジ
    スタ。
JP18850089A 1989-07-19 1989-07-19 アモルファスシリコン薄膜トランジスタ Expired - Lifetime JP2753055B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18850089A JP2753055B2 (ja) 1989-07-19 1989-07-19 アモルファスシリコン薄膜トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18850089A JP2753055B2 (ja) 1989-07-19 1989-07-19 アモルファスシリコン薄膜トランジスタ

Publications (2)

Publication Number Publication Date
JPH0352264A true JPH0352264A (ja) 1991-03-06
JP2753055B2 JP2753055B2 (ja) 1998-05-18

Family

ID=16224815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18850089A Expired - Lifetime JP2753055B2 (ja) 1989-07-19 1989-07-19 アモルファスシリコン薄膜トランジスタ

Country Status (1)

Country Link
JP (1) JP2753055B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0548097A (ja) * 1991-08-13 1993-02-26 Sharp Corp 薄膜トランジスタ
US5834827A (en) * 1994-06-15 1998-11-10 Seiko Epson Corporation Thin film semiconductor device, fabrication method thereof, electronic device and its fabrication method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0548097A (ja) * 1991-08-13 1993-02-26 Sharp Corp 薄膜トランジスタ
US5834827A (en) * 1994-06-15 1998-11-10 Seiko Epson Corporation Thin film semiconductor device, fabrication method thereof, electronic device and its fabrication method

Also Published As

Publication number Publication date
JP2753055B2 (ja) 1998-05-18

Similar Documents

Publication Publication Date Title
US7915062B2 (en) Method of manufacturing a TFT array substrate
US7671931B2 (en) Liquid crystal display device and method of fabricating the same
KR20020034272A (ko) 액정표시장치용 어레이기판과 그 제조방법
US5981972A (en) Actived matrix substrate having a transistor with multi-layered ohmic contact
JP2007165824A (ja) 薄膜トランジスタアレイ基板及びその製造方法
US6862051B2 (en) Liquid crystal display device and method of manufacturing the same
JPH04257826A (ja) アクティブマトリクス基板の製造方法
US7075603B2 (en) Method of fabricating a semi-transmission LCD by plasma processing and washing organic film, and LCD fabricated thereby
KR100660809B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR20010056591A (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
JP3234168B2 (ja) Tftアレイ基板の製造方法
JPH06281956A (ja) アクティブマトリクス配線基板
KR100309210B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
JPH0352264A (ja) アモルファスシリコン薄膜トランジスタ
JP3167817B2 (ja) アクティブマトリックス型液晶表示装置
JP3169322B2 (ja) アクティブマトリクス基板およびその製造方法
JPH08262492A (ja) 液晶表示装置
KR100333270B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
JPH08262491A (ja) 液晶表示素子およびその製造方法
KR100333272B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정 표시장치
KR20080048606A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
JPH021947A (ja) 薄膜トランジスタの製造方法
KR100683142B1 (ko) 박막트랜지스터-액정표시장치의 제조방법
JP2704212B2 (ja) 電気光学装置の製造方法
JP3086527B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090227

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090227

Year of fee payment: 11

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100227

Year of fee payment: 12

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100227

Year of fee payment: 12