JP3086527B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP3086527B2 JP3086527B2 JP3950792A JP3950792A JP3086527B2 JP 3086527 B2 JP3086527 B2 JP 3086527B2 JP 3950792 A JP3950792 A JP 3950792A JP 3950792 A JP3950792 A JP 3950792A JP 3086527 B2 JP3086527 B2 JP 3086527B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- line
- electrode
- liquid crystal
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
【0001】
【産業上の利用分野】本発明は、ドレインラインの剥が
れによる断線を防止した液晶表示装置に関する。
れによる断線を防止した液晶表示装置に関する。
【0002】
【従来の技術】一般に、液晶表示装置は、カラーTVを
中心に開発や量産化が活発に進められている。これらの
技術動向を詳細に説明したものとして、日経BP社が発
行した「フラットパネル・ディスプレイ 1991」が
ある。この中には、色々な構造の液晶表示装置が開示さ
れているが、ここではTFTを利用したアクティブ・マ
トリックス液晶表示装置で以下に説明をしてゆく。
中心に開発や量産化が活発に進められている。これらの
技術動向を詳細に説明したものとして、日経BP社が発
行した「フラットパネル・ディスプレイ 1991」が
ある。この中には、色々な構造の液晶表示装置が開示さ
れているが、ここではTFTを利用したアクティブ・マ
トリックス液晶表示装置で以下に説明をしてゆく。
【0003】このアクティブ・マトリックス液晶表示装
置は、例えば図6の如き構成を有する。先ず透明な絶縁
性基板、例えばガラス基板(51)がある。このガラス
基板(51)上には、TFTの一構成要素となるゲート
(52)および補助容量電極(53)が、例えばMo−
Ta合金等より形成されている。更に全面にはSiNx
から成る膜(54)が積層されている。続いて前記ゲー
ト(52)に対応するSiNx膜(54)上には、アモ
ルファス・シリコン膜(55)およびN+型のアモルフ
ァス・シリコン膜(56)が積層され、この2層のアモ
ルファス・シリコン膜(55),(56)の間には、半
導体保護膜(57)が設けられている。続いてN+型の
アモルファス・シリコン膜(56)上には、それぞれソ
ース電極(58)およびドレイン電極(59)が、例え
ばMoとAlの積層体で設けられている。更には前記補
助容量電極(53)に対応する前記SiNx膜(54)
上に、例えばITOより成る表示電極(60)が設けら
れ、前記ソース電極(58)と電気的に接続されてい
る。
置は、例えば図6の如き構成を有する。先ず透明な絶縁
性基板、例えばガラス基板(51)がある。このガラス
基板(51)上には、TFTの一構成要素となるゲート
(52)および補助容量電極(53)が、例えばMo−
Ta合金等より形成されている。更に全面にはSiNx
から成る膜(54)が積層されている。続いて前記ゲー
ト(52)に対応するSiNx膜(54)上には、アモ
ルファス・シリコン膜(55)およびN+型のアモルフ
ァス・シリコン膜(56)が積層され、この2層のアモ
ルファス・シリコン膜(55),(56)の間には、半
導体保護膜(57)が設けられている。続いてN+型の
アモルファス・シリコン膜(56)上には、それぞれソ
ース電極(58)およびドレイン電極(59)が、例え
ばMoとAlの積層体で設けられている。更には前記補
助容量電極(53)に対応する前記SiNx膜(54)
上に、例えばITOより成る表示電極(60)が設けら
れ、前記ソース電極(58)と電気的に接続されてい
る。
【0004】一方、図示していないが、前記ガラス基板
(51)と対向して、ガラス基板が設けられ、このガラ
ス基板上に対向電極が設けられている。更に、この一対
のガラス基板間に液晶が注入され、液晶表示装置と成
る。本装置の平面図である図7を更に説明する。尚、図
6は図7のB−B線にほぼ対応する。先ずゲート(5
2)およびゲートライン(61)は、左右延在され、一
点鎖線で示してある。また補助容量電極(53)は、点
線で示す表示電極(60)の下層にHの文字の形状で設
けられ、一点鎖線で示してある。しかも隣接する補助容
量電極(53)と接続するため左右に補助容量ライン
(62)が設けられている。TFTは、1つの表示電極
(60)に対して2つ設けられている。ドレイン電極
(59)と一体で構成されるドレインライン(63)
は、3つの表示電極(60)によりトライアングル構造
が成されているので、縦方向にジグザグに延在されてい
る。
(51)と対向して、ガラス基板が設けられ、このガラ
ス基板上に対向電極が設けられている。更に、この一対
のガラス基板間に液晶が注入され、液晶表示装置と成
る。本装置の平面図である図7を更に説明する。尚、図
6は図7のB−B線にほぼ対応する。先ずゲート(5
2)およびゲートライン(61)は、左右延在され、一
点鎖線で示してある。また補助容量電極(53)は、点
線で示す表示電極(60)の下層にHの文字の形状で設
けられ、一点鎖線で示してある。しかも隣接する補助容
量電極(53)と接続するため左右に補助容量ライン
(62)が設けられている。TFTは、1つの表示電極
(60)に対して2つ設けられている。ドレイン電極
(59)と一体で構成されるドレインライン(63)
は、3つの表示電極(60)によりトライアングル構造
が成されているので、縦方向にジグザグに延在されてい
る。
【0005】
【発明が解決しようとする課題】以上の構成に於いて、
図7のC−C線断面図である図5に示すようにドレイン
ライン(63)は隣接する表示電極(60)の間を上下
方向にゲ−ト絶縁膜であるSiNx膜(54)上に延在
されている。しかしSiNx膜(54)は引張応力があ
るためにドレインライン(63)がSiNx膜(54)
から剥がれて断線する問題点があった。
図7のC−C線断面図である図5に示すようにドレイン
ライン(63)は隣接する表示電極(60)の間を上下
方向にゲ−ト絶縁膜であるSiNx膜(54)上に延在
されている。しかしSiNx膜(54)は引張応力があ
るためにドレインライン(63)がSiNx膜(54)
から剥がれて断線する問題点があった。
【0006】
【課題を解決するための手段】本発明はかかる問題点に
鑑みてなされ、ドレインラインに沿って表示電極の下に
非結晶性シリコン膜を形成することにより、従来の問題
点を大幅に改善した液晶表示装置を実現するものであ
る。
鑑みてなされ、ドレインラインに沿って表示電極の下に
非結晶性シリコン膜を形成することにより、従来の問題
点を大幅に改善した液晶表示装置を実現するものであ
る。
【0007】
【作用】本発明によれば、ゲ−ト絶縁膜上の隣接した表
示電極間に延在されたドレインラインに沿って、表示電
極下に非結晶性シリコン膜を設けているので、ゲ−ト絶
縁膜であるSiNx膜の引張応力と非結晶性シリコン膜
の圧縮応力とが相殺し合い、ドレインラインにゲ−ト絶
縁膜が与える引張応力を緩和して剥離を防止している。
示電極間に延在されたドレインラインに沿って、表示電
極下に非結晶性シリコン膜を設けているので、ゲ−ト絶
縁膜であるSiNx膜の引張応力と非結晶性シリコン膜
の圧縮応力とが相殺し合い、ドレインラインにゲ−ト絶
縁膜が与える引張応力を緩和して剥離を防止している。
【0008】
【実施例】以下に本発明の実施例を図1〜図4を参照し
て説明する。尚、図1および図2は図4のC−C線断面
図、図3は図4のB−B線断面図である。先ず透明な絶
縁性基板(1)がある。この基板(1)は、例えばガラ
スより成る。このガラス基板(1)上には、ゲート
(2)およびこのゲート(2)と一体のゲートライン
(3)が設けられ、更には補助容量電極(4)およびこ
の電極(4)と一体で成る補助容量ライン(5)が設け
られている。このゲート(2)、ゲートライン(3)、
補助容量電極(4)および補助容量ライン(5)は、例
えば約1500ÅのCrより成っているが、Ta,Ta
MoおよびCr−Cu(Feが微量入ったもの)等でも
良い。ゲート端子および補助容量端子は、例えばITO
等より成りガラス基板(1)の周辺に設けられ、最終構
造として考えると、これらは夫々電気的に接続されてい
る。
て説明する。尚、図1および図2は図4のC−C線断面
図、図3は図4のB−B線断面図である。先ず透明な絶
縁性基板(1)がある。この基板(1)は、例えばガラ
スより成る。このガラス基板(1)上には、ゲート
(2)およびこのゲート(2)と一体のゲートライン
(3)が設けられ、更には補助容量電極(4)およびこ
の電極(4)と一体で成る補助容量ライン(5)が設け
られている。このゲート(2)、ゲートライン(3)、
補助容量電極(4)および補助容量ライン(5)は、例
えば約1500ÅのCrより成っているが、Ta,Ta
MoおよびCr−Cu(Feが微量入ったもの)等でも
良い。ゲート端子および補助容量端子は、例えばITO
等より成りガラス基板(1)の周辺に設けられ、最終構
造として考えると、これらは夫々電気的に接続されてい
る。
【0009】図4を見ると、ゲート(2)およびゲート
ライン(3)は、一点鎖線で示され、紙面に対し左右に
延在され、TFTの形成領域のみ若干幅が広く形成され
ている。一方、補助容量電極(4)は、やはり一点鎖線
で示され、後述する表示電極(6)の下層に対応する領
域に、Hの字の形状に形成され、更には紙面に対し左右
に設けられた隣接する補助容量電極(4)とを接続する
ために、補助容量ライン(5)が設けられている。
ライン(3)は、一点鎖線で示され、紙面に対し左右に
延在され、TFTの形成領域のみ若干幅が広く形成され
ている。一方、補助容量電極(4)は、やはり一点鎖線
で示され、後述する表示電極(6)の下層に対応する領
域に、Hの字の形状に形成され、更には紙面に対し左右
に設けられた隣接する補助容量電極(4)とを接続する
ために、補助容量ライン(5)が設けられている。
【0010】次にゲート(2)、ゲートライン(3)、
補助容量電極(4)および補助容量ライン(5)を覆う
ゲート絶縁膜(7)がある。この膜は、プラズマCVD
法で形成された約4000ÅのSiNx膜である。ここ
では、SiNx膜の代りにSiO2膜を使用しても良い
し、この2つの膜を2層にしても良い。またSiNx膜
やSiO2膜を単独で2層使う場合、成膜工程を2工程
に分け、2層構造としても良い。
補助容量電極(4)および補助容量ライン(5)を覆う
ゲート絶縁膜(7)がある。この膜は、プラズマCVD
法で形成された約4000ÅのSiNx膜である。ここ
では、SiNx膜の代りにSiO2膜を使用しても良い
し、この2つの膜を2層にしても良い。またSiNx膜
やSiO2膜を単独で2層使う場合、成膜工程を2工程
に分け、2層構造としても良い。
【0011】次に、TFTに対応するゲート絶縁膜
(7)上には、約1000Åのノンドープのアモルファ
ス・シリコン活性層(a−Si層)(8)および約50
0ÅのN +型にドープされたアモルファス・シリコンコ
ンタクト層(N+a−Si層)(9)が積層され、チャ
ンネルに対応するa−Si層(8)とN+a−Si層
(9)との間には、約2500ÅのSiNx膜より成る
半導体保護膜(10)が設けられている。この半導体保
護膜(10)は、N+a−Si層(9)をエッチングす
る際に、a−Si層(8)のエッチングを防止し、更に
は、ゲート絶縁膜(7)、a−Si層(8)およびSi
Nx膜(10)を連続形成することにより、TFTのス
イッチング特性を改善する働きを有している。
(7)上には、約1000Åのノンドープのアモルファ
ス・シリコン活性層(a−Si層)(8)および約50
0ÅのN +型にドープされたアモルファス・シリコンコ
ンタクト層(N+a−Si層)(9)が積層され、チャ
ンネルに対応するa−Si層(8)とN+a−Si層
(9)との間には、約2500ÅのSiNx膜より成る
半導体保護膜(10)が設けられている。この半導体保
護膜(10)は、N+a−Si層(9)をエッチングす
る際に、a−Si層(8)のエッチングを防止し、更に
は、ゲート絶縁膜(7)、a−Si層(8)およびSi
Nx膜(10)を連続形成することにより、TFTのス
イッチング特性を改善する働きを有している。
【0012】図4を見ると、TFTを構成するゲート
(2)より若干広く、点線および実線で示される四角形
にa−Si層(8)が設けられている。また半導体保護
膜(10)は、ゲート(2)の中央に実線で示される四
角形に設けられている。更には、N+a−Si層(9)
は、斜線でハッチングされた領域に設けられている。一
方、表示電極(6)は、例えば約1000ÅのITOよ
り成り、この表示電極(6)と下層のゲート絶縁膜
(7)との間には、本発明の特徴となる、a−Si層
(11)およびあるいはN+a−Si層(13)があ
る。このa−Si層(11)は、(8)と同一工程で同
一材料で成り、またN+a−Si層(13)は、(9)
と同一工程で同一材料で成っている。
(2)より若干広く、点線および実線で示される四角形
にa−Si層(8)が設けられている。また半導体保護
膜(10)は、ゲート(2)の中央に実線で示される四
角形に設けられている。更には、N+a−Si層(9)
は、斜線でハッチングされた領域に設けられている。一
方、表示電極(6)は、例えば約1000ÅのITOよ
り成り、この表示電極(6)と下層のゲート絶縁膜
(7)との間には、本発明の特徴となる、a−Si層
(11)およびあるいはN+a−Si層(13)があ
る。このa−Si層(11)は、(8)と同一工程で同
一材料で成り、またN+a−Si層(13)は、(9)
と同一工程で同一材料で成っている。
【0013】本発明の特徴を図1および図2を参照して
説明する。減圧CVDプロセスにより成膜した薄膜は一
般に残留応力を持っていることは知られており、a−S
i層(11)、N+a−Si層(13)、ゲ−ト絶縁膜
(7)はいずれも残留応力がある。図1は、ドレインラ
イン(16)に沿って隣接する表示電極(6)の下に非
結晶性シリコン膜であるa−Si層(11)を形成して
いる。この構造によれば、図4に示すようにドレインラ
イン(16)を挟むようにa−Si層(11)が形成さ
れているので、表示電極(6)の端部でゲ−ト絶縁膜
(7)の引張応力とa−Si層(11)の圧縮応力とが
打ち消しあって表示電極(6)下のゲ−ト絶縁膜(7)
の引張応力がa−Si層(11)で阻止され、ドレイン
ライン(16)まで伝達されない。この結果、ドレイン
ライン(16)には隣接した表示電極(6)間のゲ−ト
絶縁膜(7)の引張応力のみが加わることになり、ドレ
インライン(16)へ加わる応力が大幅に緩和できる。
具体的に説明すると、ゲ−ト絶縁膜(7)の引張応力は
1.6×109dyn/cm2であり、a−Si層(1
1)の圧縮応力は2.8×109dyn/cm2であるか
ら、両応力は打ち消し合えることが明らかである。
説明する。減圧CVDプロセスにより成膜した薄膜は一
般に残留応力を持っていることは知られており、a−S
i層(11)、N+a−Si層(13)、ゲ−ト絶縁膜
(7)はいずれも残留応力がある。図1は、ドレインラ
イン(16)に沿って隣接する表示電極(6)の下に非
結晶性シリコン膜であるa−Si層(11)を形成して
いる。この構造によれば、図4に示すようにドレインラ
イン(16)を挟むようにa−Si層(11)が形成さ
れているので、表示電極(6)の端部でゲ−ト絶縁膜
(7)の引張応力とa−Si層(11)の圧縮応力とが
打ち消しあって表示電極(6)下のゲ−ト絶縁膜(7)
の引張応力がa−Si層(11)で阻止され、ドレイン
ライン(16)まで伝達されない。この結果、ドレイン
ライン(16)には隣接した表示電極(6)間のゲ−ト
絶縁膜(7)の引張応力のみが加わることになり、ドレ
インライン(16)へ加わる応力が大幅に緩和できる。
具体的に説明すると、ゲ−ト絶縁膜(7)の引張応力は
1.6×109dyn/cm2であり、a−Si層(1
1)の圧縮応力は2.8×109dyn/cm2であるか
ら、両応力は打ち消し合えることが明らかである。
【0014】なお、a−Si層(11)は図1および図
4から明かなように、補助電極(4)の上に重なるよう
に設けると効果的である。これは補助電極(4)をCr
などの光を透過しない材料で形成すると表示電極(6)
の開口率が減少するが、a−Si層(11)も光を透過
しないので開口率の減少を最小限に留めることができる
からである。
4から明かなように、補助電極(4)の上に重なるよう
に設けると効果的である。これは補助電極(4)をCr
などの光を透過しない材料で形成すると表示電極(6)
の開口率が減少するが、a−Si層(11)も光を透過
しないので開口率の減少を最小限に留めることができる
からである。
【0015】次に図2を参照して別の実施例を説明す
る。図2はドレインライン(16)に沿って隣接した表
示電極(6)の下にa−Si層(11)とN+a−Si
層(13)を設けた点に特徴がある。この構造によれ
ば、2層構造となるので表示電極(6)下の大面積のゲ
−ト絶縁膜(7)の引張応力を両a−Si層(11)
(13)の圧縮応力で打ち消せるので、ドレインライン
(16)へ加わる応力はさらに低減できる。この結果、
ドレインライン(16)のゲ−ト絶縁膜(7)からの剥
離は防止でき、ドレインライン(16)の断線に有効に
働く。
る。図2はドレインライン(16)に沿って隣接した表
示電極(6)の下にa−Si層(11)とN+a−Si
層(13)を設けた点に特徴がある。この構造によれ
ば、2層構造となるので表示電極(6)下の大面積のゲ
−ト絶縁膜(7)の引張応力を両a−Si層(11)
(13)の圧縮応力で打ち消せるので、ドレインライン
(16)へ加わる応力はさらに低減できる。この結果、
ドレインライン(16)のゲ−ト絶縁膜(7)からの剥
離は防止でき、ドレインライン(16)の断線に有効に
働く。
【0016】
【発明の効果】本発明によれば、ドレインライン(1
6)に沿ってa−Si層(11)あるいはa−Si層
(11)とN+a−Si層(13)を表示電極(6)の
下に形成するので、表示電極(6)下のゲ−ト絶縁膜
(7)の引張応力をa−Si層(11)あるいはN+a
−Si層(13)の圧縮応力で打ち消せ、ドレインライ
ン(16)に加わる応力の緩和ができ、ドレインライン
(16)の剥離を防止できる。
6)に沿ってa−Si層(11)あるいはa−Si層
(11)とN+a−Si層(13)を表示電極(6)の
下に形成するので、表示電極(6)下のゲ−ト絶縁膜
(7)の引張応力をa−Si層(11)あるいはN+a
−Si層(13)の圧縮応力で打ち消せ、ドレインライ
ン(16)に加わる応力の緩和ができ、ドレインライン
(16)の剥離を防止できる。
【0017】また、補助電極(4)の上にa−Si層
(11)あるいはその上に重ねてN+a−Si層(1
3)を形成すると、補助電極(4)としてCr等の非透
過性材料を用いた場合に表示電極(6)の開口率の減少
を最小限に抑えられ且つドレインライン(16)の剥離
を防止できる。従って、本発明はドレインライン(1
6)を長く延在する大画面の液晶表示装置おいて、ドレ
インライン(16)を断線不良から救済できる。
(11)あるいはその上に重ねてN+a−Si層(1
3)を形成すると、補助電極(4)としてCr等の非透
過性材料を用いた場合に表示電極(6)の開口率の減少
を最小限に抑えられ且つドレインライン(16)の剥離
を防止できる。従って、本発明はドレインライン(1
6)を長く延在する大画面の液晶表示装置おいて、ドレ
インライン(16)を断線不良から救済できる。
【図1】本発明の液晶表示装置の断面図であり、図4の
C−C線断面と対応する。
C−C線断面と対応する。
【図2】本発明の他の実施例の液晶表示装置の断面図で
あり、図4のC−C線断面と対応する。
あり、図4のC−C線断面と対応する。
【図3】本発明の液晶表示装置の断面図であり、図4の
B−B線断面と対応する。
B−B線断面と対応する。
【図4】本発明の液晶表示装置の平面図である。
【図5】従来の液晶表示装置の断面図であり、図7のC
−C線断面と対応する。
−C線断面と対応する。
【図6】従来の液晶表示装置の断面図であり、図7のB
−B線断面と対応する。
−B線断面と対応する。
【図7】従来の液晶表示装置の平面図である。
1 ガラス基板 2 ゲート 3 ゲートライン 4 補助容量電極 5 補助容量ライン 6 表示電極 7 ゲート絶縁膜 8 TFTを構成するa−Si層 9 TFTを構成するN+a−Si層 10 半導体保護膜 11 a−Si層 13 N+a−Si層
Claims (2)
- 【請求項1】 透明な絶縁性基板上に複数本形成された
ゲートラインとこれに直交してゲート絶縁膜上に複数本
のドレインラインが設けられ、両ラインで囲まれた領域
に表示電極および補助電極が設けられた液晶表示装置に
おいて、前記ドレインラインに沿って表示電極の下で且
つ補助電極の上に非結晶性シリコン膜を設け、前記ドレ
インラインに加わる応力を減少させることを特徴とした
液晶表示装置。 - 【請求項2】 前記補助電極としてクロム等の非透過性
材料を用いたことを特徴とする請求項1に記載の液晶表
示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3950792A JP3086527B2 (ja) | 1992-02-26 | 1992-02-26 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3950792A JP3086527B2 (ja) | 1992-02-26 | 1992-02-26 | 液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05241191A JPH05241191A (ja) | 1993-09-21 |
JP3086527B2 true JP3086527B2 (ja) | 2000-09-11 |
Family
ID=12554960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3950792A Expired - Fee Related JP3086527B2 (ja) | 1992-02-26 | 1992-02-26 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3086527B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012252138A (ja) * | 2011-06-02 | 2012-12-20 | Japan Display East Co Ltd | 表示装置および表示装置の製造方法 |
-
1992
- 1992-02-26 JP JP3950792A patent/JP3086527B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH05241191A (ja) | 1993-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4778560A (en) | Method for production of thin film transistor array substrates | |
JP3420135B2 (ja) | アクティブマトリクス基板の製造方法 | |
JP3391343B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
JPH07104312A (ja) | 液晶表示装置の製造方法 | |
JP2003107523A (ja) | 液晶表示装置 | |
JP2000284326A (ja) | 液晶表示装置とその製造方法 | |
JPH09160509A (ja) | アクティブマトリクス基板及びその製造方法 | |
US7521298B2 (en) | Thin film transistor array panel of active liquid crystal display and fabrication method thereof | |
JP3086527B2 (ja) | 液晶表示装置 | |
JPH11119240A (ja) | アクティブマトリクス基板とこれを用いた液晶表示装置 | |
JPH0553146A (ja) | 液晶表示装置 | |
JPH08262492A (ja) | 液晶表示装置 | |
JP3167817B2 (ja) | アクティブマトリックス型液晶表示装置 | |
JPH1062814A (ja) | Tft液晶表示装置 | |
JPH10133234A (ja) | 液晶表示装置 | |
JP2690404B2 (ja) | アクティブマトリクス基板 | |
JP3265862B2 (ja) | 液晶表示装置とその製造方法 | |
JPH0568708B2 (ja) | ||
JPH08262491A (ja) | 液晶表示素子およびその製造方法 | |
JPH0862626A (ja) | 液晶表示基板 | |
JP2714270B2 (ja) | 液晶表示装置 | |
JPH05265039A (ja) | 液晶表示装置 | |
JPH05273583A (ja) | 液晶表示装置 | |
JP2753055B2 (ja) | アモルファスシリコン薄膜トランジスタ | |
JPH06130405A (ja) | 液晶表示装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |