JPH0351145A - 感熱素子駆動装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。

Ａ　産業上の利用分野 Ｂ　発明の概要 Ｃ従来の技術 Ｄ　発明が解決しようとする課題 Ｅ　課題を解決するための手段（第１図）Ｆ　作用 Ｇ　実施例 Ｇ、　　第１の実施例の全体構成 Ｇ２　ストローブコントロール回路の構成Ｃ３第１の実
施例の動作 Ｇ、第２の実施例の説明 Ｈ発明の効果 Ａ　産業上の利用分野 本発明は、感熱型プリンタに適用して好適な感熱素子駆
動装置に関する。

Ｂ　発明の概要 本発明は、複数の感熱素子が並列に設けられ、画像信号
がこれらの感熱素子に供給されると共に、これらの感熱
素子が所定時間駆動されて、画像を構成する走査線が形
成されるようにした感熱型プリンタの感熱素子の駆動装
置において、画像信号の所定単位内の白又は黒に関する
データを計測し、この計数結果に応じて感熱素子を駆動
するタイミングを制御するようにし、印字濃度を良好に
制御するようにしたものである。

Ｃ従来の技術 従来、感熱記録紙等に所定階調で画像のプリントを行う
感熱式プリンタに使用される感熱ヘッドは、第９図に示
す如く構成されていた（？Ｉ願昭５５−１５４１２５号
等参照）。同図において、（１）は発熱部を示し、この
発熱部（１）は複数の抵抗器Ｒ１〜Ｒ７６８が並列に配
置してあり、夫々の抵抗器Ｒ１〜Ｒ７６８がプリントさ
れる画像の１ドツトを構成する。そして、夫々の抵抗器
Ｒ１〜Ｒ７６Ｂの一端に、電源信号Ｖ、が得られる電源
端子（２）を接続する。そして、夫々の抵抗器Ｒ１−Ｒ
，７６８の他端を複数のヘッド駆動用Ｉ　Ｃ（３）に接
続し、ヘッド駆動Ｉ　Ｃ（３）により各抵抗器Ｒ１−Ｒ
７６８の通電を制御する。この場合、ヘッド駆動用Ｉ　
Ｃ（３３ｆｔ　Ｉ　Ｃ１〜Ｉ　Ｃ２４（７）２４個で構
成し、１個のＩ　Ｃ（３）に３２個の抵抗器を接続する
。そして、各ヘッド駆動用Ｉ　Ｃ（３）は４個を１群と
して６群に分けてあり、分けられた夫々の群ＩＣＩ　〜
ＩＣ４，ＩＣ５〜ＩＣ８，ＩＣ９〜ＩＣ＋２゜Ｉ　Ｃ１
３〜Ｉ　Ｃ１６，Ｉ　Ｃ１７〜Ｉ　Ｃ２０及びＩＣ２１
〜ｒ　Ｃ２４に、端子（４ａ）、　（４ｂ）、　（４ｃ
）、　（４ｄ）、　（４ｅ＞及び（４ｆ）に得られるＭ
御データ１．２．３．４．５及び６を供給する。そして
各群のヘッド駆動用Ｉ　Ｃ（３）に供給される制御デー
タ１〜６により、各群の抵抗器Ｒ１〜Ｒ１２８，Ｒ１２
９〜Ｒ２５６・・・・Ｒ６４１〜Ｒ７６８の通電が制御
される如くしである。

また各ヘッド駆動用Ｉ　Ｃ（３）には、端子（５）に得
られるタロツク信号ＣＬＫと、端子（６）に得られるラ
ッチ信号し八ＴＣ１１と、端子（７）に得られるストロ
ーブ信号５ＴｆｌＯＩＩＥと、端子（８）に得られるプ
リント許可信号ＢＥＯとが供給され、夫々の信号に基づ
いて各抵抗器Ｒ１−Ｒ７６Ｂ　の制御を行う。

ここで、この感熱ヘッドの外観を第１０図に示すと、図
中（１０）は感熱ヘッド全体を示し、この感熱ヘッド（
１０）は、所定の大きさの基板（９）上に発熱部（１）
とヘッド駆動用Ｉ　Ｃ（３）とが配置され、発熱部（１
）に各抵抗器Ｒ１−Ｒ７６８が並列に配置しである。

この場合、基板（９）の周辺部（９ａ）は導電材よりな
り、この周辺部から電源端子が（２）が引き出されてい
ると共に、この周辺部（９ａ）が直接発熱部（１）の各
抵抗器Ｒ１〜Ｒ７６８の一端と接続しである。

このように構成したことで、発熱Ｎ　（１）と接触した
感熱記録紙が、各抵抗器Ｒ１〜Ｒ７６８の通電！こよる
発熱で加熱され、加熱量に応じて黒色に発色し、ｌ水平
ラインのプリントが行われ、記録紙を発熱１　（１）の
長平方向と直交する方向に送りながらプリントさせるこ
とで、各水平ライン７６８ドツトの画像がプリントされ
る。

Ｄ　発明が解決しようとする課題 斯かる構成にてプリントを行う際には、プリントされる
画像の吠態により、濃度が変化してしまう不都合があっ
た。即ち、例えば第１１図に示す如く、記録紙Ｐの中央
部Ｐ１　に四角形の白色部分を形成させ、他の部分を均
一な濃度の黒色にする場合には、この白色部分Ｐ、と同
一水平ライン上の黒色部分Ｐｓ、Ｐａ　が水平ライン上
に白色部分のない黒色部分Ｐ２．Ｐ、よりも濃くなって
しまい、黒色の濃度が不均一になってしまう。なお、こ
の第１１図において、Ｗは感熱ヘッドの長平方向を示し
、Ｌはプリント時の記録紙Ｐの送り方向を示す。

このような濃度の不均一は、感熱ヘッドに供給する電源
信号ＶＩＬの電圧降下により生じる。即ち、感熱ヘッド
への電源信号Ｖ、ｉ　の供給は、第１０図に示す如く、
基板（９）の導電性を有する周辺部（９ａ〉を介して行
われるが、この周辺部（９ａ）は所定の抵抗値Ｒｃを有
するので、この抵抗値Ｒｃの影響により電圧降下が生じ
る。例えば、周辺部（９ａ）の抵抗値Ｒｃは、発熱部（
１）の長さが１００　ｍｍの場合０．１００程度であり
、プリント時に発熱部（１）を発熱させるためには６Ａ
程度の電流が必要である。従って、周辺部（９ａ）によ
る電圧降下は、６　Ｘｏ、　１５　＝０．９　Ｖ程度と
なる。この電圧降下量は、発熱部（１）の長さに比例し
て増大する。一方、電流値は発熱部（１）を構成する７
６８個の抵抗器Ｒ１−Ｒ７６８の内、何個の抵抗器が通
電状態にあるかによって変動する。

このため、電圧降下量が通電状態にある抵抗器の数によ
って変動し、同一の濃度で印字されるように制御させて
も濃度に不均一が生じる。第１Ｉ図例では、白色部分Ｐ
１　がある水平ラインでは、通電中の抵抗器の数が他の
水平ラインよりも減るため、この白色部分Ｐ、　がある
水平ラインでは電圧降下量が少なく、他の部分よりも黒
色が濃く発色してしまう。

このような濃度の不均一は、発熱部の長さが長い大型の
プリンタ程、電圧降下量が大きいので顕著に表われてし
まう。

従来のこの濃度不均一の補正方法としては、例えば駆動
信号の電圧値を直接測定して電圧降下量を検出し、電圧
値を補正することが行われていたが、このような電圧値
を補正する回路構成は複雑である不都合があった。

本発明は斯かる点に鑑み、プリントされる画像の状態に
より電圧降下量が変動して濃度に不均一が生じることを
防止することを目的とする。

Ｅ　課題を解決するための手段 本発明の感熱素子駆動装置は、例えば第１図及び第２図
に示す如く、人力画像信号のＩラインにおける１階調分
のデータを記憶手段（１４）、　（１５）　　に取り込
む指示を行うと共に、各階調毎にパルス幅が決定された
ラッチ信号を発生するラッチ信号発生手段（１６）と、
このラッチ信号によって取り込まれたデータからラッチ
信号のパルス幅に応じて発熱素子駆動用の第１のストロ
ーブ信号を形成する第１のストローブ信号発生手段（１
６）と、人力画像信号中の所定単位内における白又は黒
に関するデータを計数する計数手段（３９）と、ラッチ
信号のパルス幅より狭い一定のパルス幅を有する基準パ
ルスをラッチ信号のパルスを基準に発生する基準パルス
発生手段（４１）、　（４２）、　（４４）と、計数手
段（３９）の計数結果によって基準パルスのパルス幅を
調整する調整手段（３９）、　（４７）　　と、この調
整手段（３９）、　（４７）の出力と第１のストローブ
信号により第２のストローブ信号を形成し、発熱素子へ
伝送する第２のストローブ信号発生手段（４８）とを有
するものである。

Ｆ　作用 斯かる構成によると、発熱素子駆動用のストローブ信号
が、白又は黒に関するデータの計数値に応じて制御され
るようになり、人力画像信号に応じて変動する電圧降下
分が補正される。

Ｇ　実施例 Ｇ、第１の実施例の全体２構成 以下、本発明の感熱素子駆動装置の第１の実施例を、第
１図〜第７図を参照して説明する。

本例においては、映像を各ドツト６４階調の白黒画像で
表示させる感熱式プリンタの駆動装置で、第１図におい
て（１１）は映像信号入力端子を示し、この入力端子〈
１１）に得られる映像信号を、ビデオ処理回路（１２）
に供給し、このビデオ処理回路（１２）で増幅等の所定
の信号処理をした後、アナログ／デジタル変換器（１２
）で各ドツトが６ビツト構成のデジタル映像信号に変換
する。この場合、１ドツトが６ビツト構成であるので、
夫々のドツトが６４階調に階調分けされたことになる。

そして、この変換されたデジタル映像信号を、フレーム
メモリ（１４）に供給する。このフレームメモＩＪ（１
４）は、映像信号を１フレ一ム分記憶するもので、メモ
リコントローラ（１７）により書込み、読出しが制御さ
れ、フレームメモリ（１４）に書込まれたｌフレームの
映像信号を、メモリコントローラ（１７）の制御により
１水平ラインずつラインメモリ（１５）に供給する。

このラインメモリ（１５）は、映像信号を１水平ライン
分記憶するもので、メモリコントローラフ１７）により
書込み、読出しが制御される。なお、メモリコントロー
ラ（１７）は、この駆動装置の中央制御装置（以下ＣＰ
Ｕと称する）　（１６）により制御される。

そして、メモリコントローラ（１７）の制御によりライ
ンメモリ（１５）から読出されたｌ水平９４２分の１ド
ツト６ビツトのデジタル映像信号を、マグニチュードコ
ンパレータ（１８）に供給する。

また、ＣＰ　Ｕ（１６）が出力するラッチ信号１．ＡＴ
Ｃｌｌをカウントし、カウント信号を６ビツトデータと
して出力する。そして、この６ビツトのカウント信号を
マグニチュードコンパレータ（１８）に供給する。そし
て、このマグニチュードコンパレータ（１８）で、各ド
ツトが６ビツトのデジタル映像信号とカウント信号とを
比較し、６ビツトで示される映像信号の階調データが、
６ビツトのカウント値よりも大きいとき及び等しいとき
、ハイレベル信号“１″を出力し、階調データがカウン
ト値よりも小さいときローレベル信号″０°を出力する
。

そして、このマグニチュードコンパレータ（１８）が出
力する１ビツトのデータを、シリアルパラレル変換器（
２０）及び白データカウンタ（２１）に供給する。シリ
アルパラレル変換器（２０）は、マグニチュードコンパ
レータ（１８）から順次供給される１ビツトデータを、
６組のデータ１，２・・・・６に分割し、分割した夫々
のデータ１〜６を感熱ヘッド（ｌＯ）に各発熱抵抗器の
制御データとして供給する。この感熱ヘッド（１０）は
、上述した第９図及び第１０図に示す如く、複数の発熱
抵抗器Ｒ１〜Ｒ７６８よりなる発熱部（１）が、６組の
制御データにより制御されるものである。

また、白データカウンタ（２１）は、マグニチュードコ
ンパレータ（１８）から供給される１ビツトデータの白
データに相当するローレベル信号“０″の数を所定単位
毎にカウントし、カウントデータをストローブコントロ
ール回路（３０）に供給する。そして、ＣＰ［Ｊ（１６
）が出力する第１のストローブ信号５ＴＲＯＢＢを、こ
のストローブコントロール回路（３０）に供給し、この
第１のストローブ信号Ｓ　Ｔ　ＲＯＢ　Ｅをカウントデ
ータに基づいて変調し、変調された信号を第２のストロ
ーブ信号５ＴＲＯＢＢとして感熱ヘッド（１０）に供給
する。

Ｇ２ストローブコントロール回路の構成ここで、このス
トローブコントロール回ＩＴ’５（３０）の構成を第２
図に示すと、端子（３１）に得られる１６ＭＨｚ程度の
基本クロック信号ＣＬＫを、タイミングパルス発生回路
（３５）を構成する４個のＤフ’１１７ブ７０７プ〈以
下Ｄ−ＦＦと称する）　（３５ａ）　、　（３５ｂ）　
。

（３５Ｃ）　　及び（３５ｄ）　　のクロック信号入力
端子ＣＫに供給する。そして、端子（３２）に得られる
ラッチ信号１４＾ＴＣＩをＤ　−Ｆ　Ｆ　（３５ａ）　
のＤ入力端子に供給するようにし、このＤ　−Ｆ　Ｆ　
（３５ａ）　　のＱ出力端子をＤ　−Ｆ　Ｆ　（３５１
１）　　のＤ入力端子に接続し、このＤ−Ｆ　Ｆ　（３
５ｂ）　　のＱ出力端子をＤ　−Ｆ　Ｆ　（３５ｃ）　
　のＤ入力端子に接続し、このＤ　−Ｆ　Ｆ　（３５Ｃ
）　　のＱ出力端子をＤ　−Ｆ　Ｆ　（３５ｄ）　　の
Ｄ入力端子に接続する。このようにしたことで、１個の
Ｄ−ＦＦ毎にラッチ信号Ｌ　Ａ　Ｔ　Ｃ）＋がクロック
信号ＣＬＫの１周期ずつずらされる。そして、Ｄ　−Ｆ
　Ｆ　（３５ａ）　　のＱ出力端子に得られる信号と、
Ｄ　−Ｆ　Ｆ　（３５ｈ）　　のＱ出力端子に得られる
信号とを、ＮＡＮＯゲー）　（３６）に供給し、このＮ
ＡＮＯゲート（３６）の出力信号を、分周回路（３８）
を構成するＤ　−Ｆ　Ｆ　（３８ａ）及び（３８ｂ）　
　のリセット端子ＰＲに供給する。また、タイミング発
生回路回路（３５）のＤ　−Ｆ　Ｆ　（３５ｂ）　　の
Ｑ出力端子に得られる信号と、Ｄ　−Ｆ　Ｆ　（３５ｄ
）　　のＱ出力端子に得られる信号とを、ＡＮＤゲー）
　（３７）に供給し、このＡＮＤゲー）　（３７）の出
力信号を、後述するＮＯＲゲ−）（４６）を介して第１
のダウンカウンタ（３９）側に供給すると共に、後述す
るＮＯＲゲート（４３）を介して第２のダウンカウンタ
（４１）側に供給する。

そして、分周回路（３８）を構成するＤ　−Ｆ　Ｆ　（
３８ａ）は、端子（３１）に得られる基本クロック信号
ＣＬＫがクロック信号入力端子ＣＫに供給され、このＤ
−Ｆ　Ｆ　（３８ａ＞　　のＱ出力端子に得られる信号
を、Ｄ−Ｆ　Ｆ　（３８ａ）　　のＤ入力端子及びＤ　
−Ｆ　Ｆ　（３８ｂ）　　のクロック信号入力端子ＣＫ
に供給する。そして、Ｄ　−Ｆ　Ｆ　（３８ｂ）　　の
Ｑ出力端子に得られる信号を、Ｄ　−Ｆ　Ｆ　（３８ａ
）　　のＤ入力端子及び第２のダウンカウンタ（４１）
のクロック信号入力端子ＣＫに供給する。このようにし
たことで、Ｄ−Ｆ　Ｆ（３８ｂ）　　の出力として基本
クロック信号ＣＬＫを１７４分周したクロック信号が得
られる。そして、この１７４分周のクロック信号が第２
のダウンカウンタ（４１）にクロック信号として供給さ
れる。

この第２のダウンカウンタ（４１）は、デジタルスイッ
チ（４２）により設定した所定ビットのプリセットデー
タが供給され、このプリセットデータによりカウントダ
ウン開始値がプリセットされる。そして、カウント値一
致出力端子ＲＣＯに得られる一致信号を、ＮＯＲゲート
（４３）の一方の入力端子とタイミング回路（４４）の
Ｄ入力端子とＡＮＤゲート（４５）の一方の入力端子と
に供給する。この場合、ＮＯＲゲー）　（４３）の他方
の入力端子には、上述したＡＮＤゲート（３７）の出力
が供給され、ＮＯＲゲ−［４３）の出力信号を、第２の
ダウンカウンタ（４１）のロード端子ＬＤに供給する。

また、タイミング回路（４４）は、端子（３１）に得ら
れる基本クロック信号ＣＬＫがクロック信号入力端子Ｃ
Ｋに供給され、Ｄ入力端子に得られる信号を基本クロッ
ク信号に位相合せさせる回路である。そして、このタイ
ミング回路（４４）のＱ出力端子に得られる信号を、Ａ
ＮＤゲート（４５）の他方の入力端子に供給する。そし
て、このＡＮＤゲート（４５）の出力信号を、ＮＯＲゲ
ー）　（４６）の一方の入力端子に供給する。

この場合、ＮＯＲゲー）　（４６）の他方の入力端子に
は、上述したＡＮＤゲート（３７＞の出力が供給され、
ＮＯＲゲー）　（４６）の出力信号を、第１のダウンカ
ウンタ（３９）のロード端子ＬＤに供給する。

そして、上述した白データカウンタ（２１）　（第１図
参照）から端子（３４）に供給される白カウントデータ
を、プリセットデータとして第１のダウンカウンタ（３
９）に供給し、このプリセットデータ　（白カウントデ
ータ）によりカウントダウン開始値がプリセットされる
。そして、カウント値一致出力端子ＲＣＯに得られる一
致信号を、インバータゲート（４０）を介して、この第
１のダウンカウンタ（３９）のイネーブル端子ＥＮＰ及
びＤ−ＦＦ（４７）のＤ入力端子に供給する。

このＤ−ＦＦ（４７）は、端子（３１）に得られる基本
クロック信号ＣＬＫがクロック信号入力端子ＣＫに供給
され、Ｑ出力端子に得られる信号を、ＯＲアゲ−（４８
）の一方の入力端子に供給する。また、端子（３３）に
得られる第１のストローブ信号５ＴｌｔＯ［１Ｂを、こ
のＯＲアゲ−（４８）の他方の入力端子に供給し、ＯＲ
ゲート（４８）の出力信号をストローブコントロール回
路（３０）の出力端子（４９）に供給する。この場合、
本例においてはＯＲアゲ−（４ｇ）の出力信号を第２の
ストローブ信号５ＴＲＯ１３［Ｅとし、端子（４９）に
得られる第２のストローブ信号５ＴＲＯＢＢを感熱ヘッ
ド（１０）に供給する。

Ｇ３第１の実施例の動作 次に、本例の駆動装置により駆動する際の動作を第３図
〜第７図の波形図を参照して税゛明すると、本例におい
ては各ドツト毎に６４階調でプリントを行う。このプリ
ントを行う映像信号は、入力端子（１１）からビデオ処
理回路（１２）及びアナログ／デジタル変換Ｗ（１３）
を介してフレームメモリ（１４）に供給され、プリント
したい１フレ一ム分の映像信号が記憶される。このとき
には、アナログ／デジタル変換器（１３＞により各ドツ
ト６４階調の６ビツトデータ（以下階調データと称する
）に変換されて記憶される。

そして、フレームメモリ（１４）に記憶されたデータが
、プリントを行う際にメモリコントローラ（，１７）の
制御によりｌラインずつラインメモリ（１５）に読出さ
れて記憶され、記憶されたラインの各ドツトのデータが
順次マグニチュードコンパレータ（１８）に供給される
。

また、ＣＰ　Ｕ（１６）から、第３図へに示す如きラッ
チ信号ＬＡＴＣ）Ｉがラッチカウンタ（１９）に供給さ
れる。

このラッチ信号ＬＡＴＣＨは、Ｌ水平ラインのブリノド
毎に６５回のパルス信号β４，１２　・・・・β６５カ
Ｔ’−レベル信号として予め設定された間隔で供給され
る信号であり、夫々のパルス信号！、〜ｆｌＢｓの供給
で、各ドツト（抵抗器）の階調データが感熱へノド（１
０）にセットされる。即ち、夫々の水平ラインのプリン
ト毎に、１回目のパルス信号Ａ、が供給されるとプリン
ト開始が指示され、２回目のパルス信号１２　以降の供
給に対応して、各ドツトに対応した階調データが後述す
るマグニチュードコンパレータ（１８）の制御によりセ
ットされる。このときには、各ドツトの階調データに応
じたパルス信号の数だけデータがセットされる。例えば
所定のドツトが１階調のときには２回目のパルス信号β
２のときだけデータ（ハイレベル信号“１″）がセット
され、６４階調のときには２回目〜６５回目の夫々のパ
ルス信号１２〜ｅ　６％の供給毎にデータ（ハイレベル
信号“１”）がセットされる。なお、パルス信号ｌ、〜
１６５の間隔が不均一なのは、プリント画像の階調を視
覚上のＴ特性等に見合った均一なものとするためである
（特願昭６３−６１７２６号参照）。そして、このラン
チ信号ＬＡＴＣＨの各パルス信号β２〜β６．の供給に
連動した周期の第１のストローブ信号５ＴＲＯＢＥ　（
第３図Ｂ）が、ＣＰＵ（１６）からストローブコントロ
ール回路（３０）に洪給される。この第１のストローブ
信号５ＴＩＩＯ８Ｂは、第３図に示される如く、ラッチ
信号ＬＡＴＣＩＩ　の各パルス信号！２〜β６．の供給
後、次のパルス信号が供給されるまでの所定期間ローレ
ベル信号“０“になり、このローレベル信号“０”にな
っている間、各ドツトのラッチ回路にデータがセットさ
れているときには、該当するドツトの抵抗器を発熱させ
る。なお、信号ＢＥＯ（第３図Ｃ）は、印字中ハイレベ
ル信号“１”に固定されるプリント許可信号である。

ここで、感熱ヘッド（１０）にデータがセットされる状
態について説明すると、ラッチカウンタ（１９）はラッ
チ信号パルス１．〜１６３をカウントし、カウント値を
６ビツトのデータとしてマグニチュードコンパレータ（
１８）に供給する。このときのカラン）１は、０〜６４
の間で順に変化するようになる。

そして、各ラッチ信号パルスｌ、〜ｌ１ａｓがＣＰＵ（
１６）から出力される毎に、ラインメモリ（１５〉から
マグニチュードコンパレータ（１８）に１ライン中の各
ドツトの階調データが供給される。即ち、ラッチカウン
タ（１９）が１〜６４をカウントすることで、ラインメ
モリ（１５）から同一ラインの各ドツトの階調データが
６４回連続して読出される。

このとき、ラッチカウンタ（１９）から供給されるカウ
ント値と各ドツトの階調データにより示される値とを比
較し、階調データにより示される値の方が大きいとき、
該当するドツトのデータとしてハイレベル信号“１″を
マグニチュードコンパレータ（Ｉ８）が出力する。この
ようにして１ライン中の各ドツトのデータが６４回比較
され、比較結果がシリアルパラレル変換器（２０）に供
給される。そして、このシリアルパラレル変換器（２０
）で１ライン７６８ドツトのデータがデータ１〜デーク
ロに６分割され、６分割されたデータ１〜６が感熱ヘッ
ド（１（１）の各ドツトの抵抗器をｉｉｌ　ｌするう７
チ回路（図示せず）にセントされる゛。

そして、ハイレベル信号“１″がセラ・トされたドツト
の抵抗器に、ストローブ信号Ｓ　”ｒ　ＩＩ　ＯＢ　［
Ｅがローレベル信す“０”になっている間階調分の発熱
用電流が流れ、ラッチ信号ＬＡＴＣＨが６４階調分供給
されることで、■水平ラインの６４階調のプリントが行
われる。

このプリント時に本例においては、ｉｔのストローブ信
号５ＴｌｌＯ［］ｌＥをストローブコントロール回路（
３０）により第２のストローブ信号Ｓ’ｒｌｌＯＢＢに
変調することで、濃度の不均一が補正される。即ち、白
ｆ　−タｈウンタ　（２１）にマグニチュードコンパレ
ータ（１８）の出力信号が供給されるようにしてあり、
この白データカウンタ（２１）力（ｌ水平ライン中の白
データ（ローレベル信号“０“）の数をカウントする。

この白データのカウント値が、ストローブコントロール
回路（３０）の第１のダウンカウンタ（３９）にプリセ
ットデータとして供給される。

ここで、このストローブコントロール回路（３０）の動
作を説明すると、ＣＰ　Ｕ（１６）から洪給されるラン
チ信号１．八ＴＣＩ（第４図Ｂ）が、タイミングパルス
発生回路（３５）内の各Ｄ　−Ｆ　Ｆ　（３５ａ）　〜
（３５ｄ）　　により、基本クロック信号ＣＬＫ　（第
４図Ａ）の１クロツクずつ遅らされる。即ち、Ｄ　−Ｆ
　Ｆ　（３５ａ）ｔ２）　Ｑ出力端子に、ラッチ信号［
、＾’ｒ　［’ｌ　Ｎ　から略ｌクロ遅れた信号Ｓ、（
第４図Ｃ）が得られ、Ｄ−ＦＦ（３５ｂ）　　のＱ出力
端子に、さらにｌクロック遅れていると共に反転した信
号Ｓ２（第４図Ｄ）が得られる。この信号Ｓ１　及びＳ
２　は、ＮＡＮＤゲート（３６）に供給され、このＮＡ
ＮＤゲー）　（３６）の出力として信号Ｓ、（第４図Ｅ
）が得られる。この信号Ｓ、は、ラッチ信号ＬＡＴ［：
Ｈの立」ニリで、１クロツク期間ローレベルになる信号
である。

また、信号Ｓ２　からさらに２タロツク遅れた信号３４
（第４図Ｆ）が、Ｄ−Ｆ　Ｆ　（３５ｄ）　のＱ出力端
子に得られる。この信号Ｓ４　とＤ　−Ｆ　Ｆ　（３５
ｂ）　のＱ出力端子に得られる信号（信号Ｓ２の反転し
た信号）とが、ＡＮＤゲート（３７）に供給され、ＡＮ
Ｄゲート（３７）の出力として信号Ｓ５り第４図Ｇ）が
得られる。なお、端子（３３）にｉ斗られる第１のスト
ローブ信号５ＴＲＯ［］Ｅは、第４図Ｈに示す如く、ラ
ッチ信号ＬＡＴＣ）ｌ　の立上がりで立下がる信号であ
る。

そして、ＮＡＮＤゲート（３６）が出力する信号Ｓｚ　
は、Ｄ−Ｆ　Ｆ　（３８ａ＞及び（：３８ｂ）　のリセ
ット端子ＰＲに供給され、この信号Ｓ、により位相が制
御された基本クロック信号ＣＬＫの１／４分周信号（第
５図Ｂ）が、Ｄ　−Ｆ　Ｆ　（３８ｂ）　のＱ出力端子
に得られる。

この１／４クロツク（信号が第２のダウンカウンタ（４
１）にクロック信号として供給される。この第２のダウ
ンカウンタ（４１）は、デジタルスイッチ（４２）によ
りカウントダウンを開始する値がセットされ、１／４ク
ロック信号をカウントダウンした値が所定値（例えば０
）になると、第５図Ｃに示す如く、１／４クロック信号
の１周期だけハイレベルになる信号Ｓ６　が、カウント
値一致出力端子ＲＣＯから出力される。この信号Ｓ６　
は、タイミング回路（４４）に供給されて基本クロック
信号ＣＬＫの１り０．７り分遅らされると共に反転され
た信号Ｓｔ（第５図Ｄ）が作成される。そして、ＡＮＤ
ゲート（４５）に信号Ｓ６及びＳ７　が供給され、双方
の信号８８及びＳ、がハイレベルになる期間、即ち信号
Ｓ６　の立上がりから基本クロック信号ＣＬ−にの１ク
ロツク分だけハイレベルになる信号ＳＯ（第５図Ｅ）が
、このＡＮＤゲート（４５）から出力される。

この信号Ｓ８　は、デジタルスイッチ（４２）により設
定された一定周期（後述する間隔Ｔ＋）毎に／％イレベ
ルになる信号になる。そして、このΔＮＤゲー）　（４
５）の出力信号Ｓ８　は、ＮＯＲゲート（４６）の−方
の入力端子に供給され、このＮＯＲゲー）　（４６）の
他方の入力端子には上述した信号ＳＳ（第４図Ｇ）が供
給され、信号Ｓ、がハイレベルになったとき又は信号Ｓ
８　がハイレベルになったときだけローレベルになる信
号Ｓ、（第６図Ｂ）がＮ　ＯＲゲート（４６）から出力
される。即ち、ローレベル期間Ｓａは、信号Ｓｓ　がハ
イレベルになっている間のものであり、ローレベル期間
ｓｂ　は、信号Ｓ８　がノ１イレベルになっている間の
ものである。そして、この信号Ｓ、は第１のダウンカウ
ンタ（３９）の丁コード端子ＬＤに供給される。

そして、第１のダウンカウンタ（３９）のロード端子Ｌ
Ｄにこの信号Ｓ、が供給されると、この第１ダウンカウ
ンタク３９）はカウントダウンを開始する。

このとき、プリセット値として端子（３４）に得られる
白データカウントデータがセットされ、カウントダウン
開始から基本クロック信号ＣＬＫをカウントダウンした
値が所定値（例えばＯ）になるまでの間ハイレベルにな
る信号Ｓ、。（第６図Ｃ）がカウント値一致出力端子Ｒ
ＣＯからインバータゲート（４０）を介して出力される
。この１３号５１０は、第１のダウンカウンタ（３９）
にセットされた白データカウントデータに基づいた期間
Ｔ２　だけハイレベルになる信号で、第１のダウンカウ
ンタ（３９）のイネーブル端子ＥＮＰに供給されるので
、カウント値が一致してローレベルになるとこの第１の
ダウンカウンタ〈３９）がカウントダウンを停止する。

そして、信号３１０がＤ−ＦＦ（４７）に供給され、こ
のＤ−ＦＦ（４７）で基本クロック信号ＣＬＫの１２０
７２分遅らされた信号Ｓ、、　（第６図Ｄ）とされる。

そして、この信号ＳｚがＯＲアゲ−（！Ｉ８）に供給さ
れ、―の信号Ｓｌ冒こよりＯＲゲート（４８）に供給さ
れろ第１のストローブ信号Ｓ　’ｒ　Ｒｏｌ）ＩＦが第
２のストス−ブ信号５ＴＲＯＢＥ！に変調され、出力端
子（４９）にこの第２のストスーブ信号５ＴＲＯＢＥを
得る。即ち、第７図Ａに示す如きラッチ信号ＬＡＴＣＩ
Ｉ　に同期した第１のストローブ信号ＳＴＲ［］ＢＢ　
（第７図Ｂ）が端子（３３）に供給されているとする。

このとき、タイミング発生回路〈３５）からの出力とし
てランチ信号り八ＴＣの立上がり（第１のストローブ信
号５ＴＲＯ［］［Ｅの立下がり）毎にパルス性の信号Ｓ
、（第７図Ｃ）が出力される。そして、この信号Ｓ、の
立上がりタイミングから、デジタルスイッチ（４２）に
より第２のダウンカウンタ（４１）に設定された間隔Ｔ
１　毎に立上がるパルス性の信号Ｓ、（第７図Ｄ）が得
られる。

そして、この信号ＳＬ１　が立上がる毎に、白データカ
ウント値に基づいた期間Ｔ２　だけハイレベルになる信
号Ｓ＋＋　（第７図Ｅ）がＤ　−Ｆ　Ｆ　（４７）の出
力として得られる。そして、この信号Ｓ、と第１のスト
ローブ信号５ＴＲＯＢＥとの和信号として、第２のスト
ローブ信号５ＴＲＯＢＥ！　（第７図Ｆ）がストローブ
コントロール回路（３０）の出力端子（４９）に得られ
る。

このようにして第１のストローブ信号５ＴＲＯＢＥが第
２のストローブ信号５ＴＲＯＢＢに変調されることで、
各水平ライン中の白データ（黒データ）の量により発生
する濃度の不均一が補正される。即ち、例えば成る区間
での白データの数が多いとき（白い部分が多いとき）に
は、ストローブコントロール回路〈３０）内の第１・の
ダウンカウンタ（３９）にセットされるカウントダウン
開始値が大きな値になり、パルス幅′■゛２が広く設定
される。従って、第２のストローブ信号５ＴＲＯＢＢが
ローレベルになる期ｆｔＪ］が短くなり、感熱ヘッド（
１０）内の各抵抗器に駆動電流が流れる期間が短くなる
。また逆に、成る区間での白データの数が少ないときく
黒い部分が多いとき）には、ストローブコントロール回
路（３０）内の第１のダウンカウンタ（３９）にセット
されるカウントダウン開始値が小さな値になり、パルス
幅′Ｆ。

が狭く設定される。従って、第２のストローブ信号５Ｔ
ＲＯＧｆ：がローレベルになる期間が第１のストローブ
信号５ＴｌｌＯＢＢとほとんど変わりなく、感熱ヘッド
（１０）内の各抵抗２ｇに駆動電流が流れる期間が白デ
ータの数が多いときよりも長く設定される。

このようにして、各水平ライン中のラッチ１８号Ｌ　Ａ
　Ｔ　ＣＩ＋　の１周期毎の白データと黒データとの比
率に応じて、感熱ヘッド（１０）内の各抵抗器に駆動電
流が流れる期間が制御されることで、第１１図に示した
如き各水平ラインのオン抵抗の数による濃度差が補正さ
れる。この場合、本例においては、ストローブ信号に短
い周期のパルス信号を重畳して補正するようにしたので
、Ｔ特性等による補正を行うために第３図Ａに示す如く
ラッチ信号Ｌ　Ａ　Ｔ　ｃ　Ｈの間隔を不均一に設定し
たにもかかわらず補正率が一義的に定まり、均一な濃度
補正が行われる。

そして、この濃度補正はラッチ信号ＬＡＴＣＩＩの１周
期毎にこまかく行われる。また、駆動信号の電圧降下量
等を検出する必要がなく、単に各ライン中の所定単位毎
に白データの数をカウントしてストローブ信号を変調さ
せるだけなので、構成も簡単である。

Ｇ、第２の実施例の説明 次に、本発明の駆動装置の第２の実施例を、第８図を参
照して説明する。この第８図において、第１図に対応す
る部分には同一符号を付し、その詳細説明は省略する。

本例においては、ラインメモリ（１５）から読出された
各ドア）の６ビツトの階調データの内、上位３ビツトを
Ｌレベルカウンタ　（２２）、　（２３＞及び（２４）
に供給する。この場合、最上位ビットをＬレベルカウン
タ（２２）に供給し、上位２ビツト目をＬレベルカウン
タ（２３）に供給し、上位３ビツト目をＬレベルカウン
タ（２４）に供給する。そして、夫々のＬレベルカウン
タ（２２）〜（２４）で、供給されるビットのデータ中
のローレベル信号“０”の数をカウントする。そして各
カウンタ（２２）〜（２４）でのカウント結果を加重加
算回路（２５）に供給する。この場合、Ｌレベルカウン
タ（２２）のカウント結果として、上位３ビツトのカウ
ントデータを加重加算回路（２５）に供給し、Ｌレベル
カウンタ（２３）のカウント結果として、上位２ビツト
のカウントデータを加重加算回路（２５）に供給し、Ｌ
レベルカウンタ（２４）のカウント結果として、上位１
ビツトのカウントデー夕を加重加算回路（２５）に供給
する。そして、加重加算回路（２５）で、各Ｌレベルカ
ウンタ（２２）〜（２４）からのデータを加算する。こ
のときには、Ｌレベルカウンタ（２２）からの３ビツト
データの最下位ビットと、Ｌレベルカウンタ（２３）か
らの２ヒ゛ツトデー夕の最下位ビットと、Ｌレベルカウ
ンタ（２４）からの１ビツトデータとの桁を揃えて加算
する。即ち、以下に示す如く加算が行われる。

このように加算することで、最大で４ヒ゛ツトの加算信
号が得られ、本例においてはこの加算信号の内の上位３
ビツトを、ストローブコントロール回路（３０）　（第
２図参照）の端子（３４）に、第１のダウンカウンタ（
３９）のプリセットデータとして供給する。

その他の部分は、第１の実施例の駆動装置と同様に構成
する。

本例によると、前もって１ライン分の階調データをＬレ
ベルカウンタ（２２）〜（２４）で直接検出し、そのラ
インの白の度合いを平均化（加重加＊）Ｌ、この平均値
により第１のストローブ信号５ＴＲＯＢＢを第２のスト
ローブ信号ＳＴＩ？ＯＢＢに変調するようにしたので、
ｌライン毎の平均値として濃度の補正が行われ、第１図
例の場合と同様に各ラインのオン抵抗の数による濃度差
が補正される。

さらにまた、本発明は上述実施例に限らず、その他種々
の構成が採り得ることは勿論である。

Ｈ発明の効果 本発明の感熱素子駆動装置によると、発熱素子駆動用の
ストローブ信号が、白又は黒に関するデータの計数値に
応じて制御されるようになり、人力画像信号に応じて変
動する電圧降下分が簡単な構成で補正され、各ラインの
オン抵抗の数による濃度差が補正され、予め設定された
階調による良好なプリントができる利益がある。

【図面の簡単な説明】

第１図は本発明の感熱素子駆動装置の第１の実施例を示
す構成図、第２図は第１図例のストローブコントロール
回路を示す構成図、第３図、第４図、第５図、第６図及
び第７図は夫々第１図例の説明に供する波形図、第８図
は本発明の感熱素子駆動装置の第２の実施例を示す構成
図、第９図は感熱ヘッドの全体構成を示す構成図、第１
０図は感熱ヘッドの外観を示す平面図、第１１図はプリ
ント例を示す説明図である。 （１０）は感熱ヘッド、（１６）はＣＰＵ、（２１）は
白データカウンタ、（３０）はストローブコントロール
回路、（３９〉は第１のダウンカウンタ、（４１）は第
２のダウンカウンタ、（４２）はデジタルスイッチであ
る。 代 理 人 松 隈 秀 盛 算 で 図 第９図

Claims (1)

1. 【特許請求の範囲】 １、入力画像信号の１ラインにおける１階調分のデータ
   を記憶手段に取り込む指示を行うと共に、各階調毎にパ
   ルス幅が決定されたラッチ信号を発生するラッチ信号発
   生手段と、該ラッチ信号によって取り込まれた上記デー
   タから上記ラッチ信号のパルス幅に応じて発熱素子駆動
   用の第１のストローブ信号を形成する第１のストローブ
   信号発生手段と、 上記入力画像信号中の所定単位内における白又は黒に関
   するデータを計数する計数手段と、上記ラッチ信号のパ
   ルス幅より狭い一定のパルス幅を有する基準パルスを上
   記ラッチ信号のパルスを基準に発生する基準パルス発生
   手段と、上記計数手段の計数結果によって上記基準パル
   スのパルス幅を調整する調整手段と、 該調整手段の出力と上記第１のストローブ信号により第
   ２のストローブ信号を形成し、発熱素子に供給する第２
   のストローブ信号発生手段とを有することを特徴とする
   感熱素子駆動装置。 ２、上記計数手段は、上記ラッチ信号の所定パルス区間
   に取り込まれるデータ内における白又は黒のデータ数を
   計数するようにした特許請求の範囲第１項記載の感熱素
   子駆動装置。 ３、上記計数手段は、上記入力画像信号の１ライン区間
   に含まれる白又は黒のデータの平均に基づくデータ数を
   計数するようにした特許請求の範囲第１項記載の感熱素
   子駆動装置。