JPH0350266U - - Google Patents
Info
- Publication number
- JPH0350266U JPH0350266U JP10750589U JP10750589U JPH0350266U JP H0350266 U JPH0350266 U JP H0350266U JP 10750589 U JP10750589 U JP 10750589U JP 10750589 U JP10750589 U JP 10750589U JP H0350266 U JPH0350266 U JP H0350266U
- Authority
- JP
- Japan
- Prior art keywords
- processing device
- coordinate transformation
- coordinate
- calculation
- transformation processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000009466 transformation Effects 0.000 claims description 9
- 238000004364 calculation method Methods 0.000 claims description 8
- 230000009977 dual effect Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 9
- 239000011159 matrix material Substances 0.000 description 4
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
Landscapes
- Image Processing (AREA)
Description
第１図ないし第６図は本考案の画像処理装置の
一実施例としてのプリンタコントローラを示す図
であり、第１図はその制御装置の回路図、第２図
はデユアルポートメモリ内のデータ収納状態図、
第３図はマトリクス演算コプロセサの内部回路図
、第４図はマトリクス演算コプロセサ内の累積器
の内部回路図、第５図はスタート・ストツプコン
トロールの内部回路図、第６図は制御装置の動作
手順を示すフローチヤート、第７図ないし第９図
は従来のプリンタコントローラを示す図であり、
第７図はその制御装置の概略図、第８図は座標変
換マトリクス・コプロセサの内部回路図、第９図
はその動作手順を示すフローチヤートである。 １５……ホスト機、１６……プリンタ（端末機
）、１７……画像処理装置、２１……メインＣＰ
Ｕ（主制御装置）、２６……デユアルポートメモ
リ、２７……スタート・ストツプコントロール、
３１……マトリクス演算コプロセサ（座標変換処
理装置）、５３……座標ブロツクカウンタ、５４
……スタート・ストツプＦＦ。
一実施例としてのプリンタコントローラを示す図
であり、第１図はその制御装置の回路図、第２図
はデユアルポートメモリ内のデータ収納状態図、
第３図はマトリクス演算コプロセサの内部回路図
、第４図はマトリクス演算コプロセサ内の累積器
の内部回路図、第５図はスタート・ストツプコン
トロールの内部回路図、第６図は制御装置の動作
手順を示すフローチヤート、第７図ないし第９図
は従来のプリンタコントローラを示す図であり、
第７図はその制御装置の概略図、第８図は座標変
換マトリクス・コプロセサの内部回路図、第９図
はその動作手順を示すフローチヤートである。 １５……ホスト機、１６……プリンタ（端末機
）、１７……画像処理装置、２１……メインＣＰ
Ｕ（主制御装置）、２６……デユアルポートメモ
リ、２７……スタート・ストツプコントロール、
３１……マトリクス演算コプロセサ（座標変換処
理装置）、５３……座標ブロツクカウンタ、５４
……スタート・ストツプＦＦ。
Claims (1)
- ホスト機からの画像信号を処理して端末機に処
理信号を出力する画像処理装置において、この画
像処理装置全体の制御を行う主制御装置と、座標
変換の演算処理を行う座標変換処理装置とを備え
、これらの主制御装置と座標変換処理装置との間
に、ソース演算データを座標変換処理装置へ送信
したり座標変換処理装置から演算結果を受信する
デユアルポートメモリと、前記主制御装置から座
標変換処理装置への演算起動の通知や前記座標変
換処理装置から主制御装置への演算終了の通知の
制御を行うスタート・ストツプコントローラとを
設け、前記スタート・ストツプコントローラが、
前記デユアルポートメモリ内のどの演算データー
へ前記座標変換処理装置がアクセスすればよいか
を判別するためのオフセツトアドレスを発生する
座標ブロツクカウンタと、前記座標変換処理装置
の起動を行なうためのスタート・ストツプＦＦと
を有することを特徴とする画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10750589U JPH0350266U (ja) | 1989-09-13 | 1989-09-13 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10750589U JPH0350266U (ja) | 1989-09-13 | 1989-09-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0350266U true JPH0350266U (ja) | 1991-05-16 |
Family
ID=31656196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10750589U Pending JPH0350266U (ja) | 1989-09-13 | 1989-09-13 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0350266U (ja) |
-
1989
- 1989-09-13 JP JP10750589U patent/JPH0350266U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0350266U (ja) | ||
| JPH0350265U (ja) | ||
| JPH05216809A (ja) | Ｄｍａ転送方式 | |
| JPH0473256U (ja) | ||
| JPS61271555A (ja) | ダイレクトメモリアクセス転送方式 | |
| JPH0298765A (ja) | Ｄｍａデータ転送方式 | |
| JP2501393B2 (ja) | 直接メモリアクセス装置 | |
| JPH04155488A (ja) | Ｉｃカードの通信システム | |
| JPH05233525A (ja) | Ｉ／ｏ処理装置 | |
| JPH02143660U (ja) | ||
| JPH04324561A (ja) | Ｄｍａ情報のポーリング制御装置 | |
| JPH044311U (ja) | ||
| JPH03269752A (ja) | 情報処理システム及びそれに使用される入出力制御装置 | |
| JPH04132550U (ja) | マルチプロセツサシステム | |
| JPS62192449U (ja) | ||
| JPH0258845U (ja) | ||
| JPS61251943A (ja) | デ−タ処理装置 | |
| JPH0467752U (ja) | ||
| JPH0267433U (ja) | ||
| JPH0553971A (ja) | 主記憶装置 | |
| JPH0263147U (ja) | ||
| JPH0280807U (ja) | ||
| JPH01217534A (ja) | マルチプロセッサシステム | |
| JPH02123618U (ja) | ||
| JPS61285565A (ja) | 負荷分散形デ−タ処理装置 |