JPH03501188A - 多層印刷回路板製造法 - Google Patents
多層印刷回路板製造法Info
- Publication number
- JPH03501188A JPH03501188A JP63507008A JP50700888A JPH03501188A JP H03501188 A JPH03501188 A JP H03501188A JP 63507008 A JP63507008 A JP 63507008A JP 50700888 A JP50700888 A JP 50700888A JP H03501188 A JPH03501188 A JP H03501188A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- radiation
- coating
- conductor circuit
- shape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N35/00—Automatic analysis not limited to methods or materials provided for in any single one of groups G01N1/00 - G01N33/00; Handling materials therefor
- G01N35/02—Automatic analysis not limited to methods or materials provided for in any single one of groups G01N1/00 - G01N33/00; Handling materials therefor using a plurality of sample containers moved by a conveyor system past one or more treatment or analysis stations
- G01N35/04—Details of the conveyor system
- G01N2035/0401—Sample carriers, cuvettes or reaction vessels
- G01N2035/0406—Individual bottles or tubes
- G01N2035/041—Individual bottles or tubes lifting items out of a rack for access
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
- H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
- H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
- H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
- H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
これは1987年8月3日に提出された米国特許出ha号080.932の続き
の部分である。
発明の分野
本発明は多層印刷回路製造法の過程に関するものである。本発明の他の特徴はこ
の発明の方法によって製造された印刷回路に関するものである。
先行技術
多層印刷回路をつくるには多くの方法が知られている。多くの古い技術では、印
刷回路板に導体孔をつくり電気部品の導線をいれてはんだ付げし二つまたはそれ
以上の印刷板の間に電気結線を行うものである。銅被膜の堅い板を普通ドリルま
たは打ち抜きによって孔なあげ、ついでクライトFクーム Jr、著。
ニューヨーク、マククロウヒル。1967年刊行、1印刷回路ハンドブック”、
第5章に述べられている銅除去法のような被膜法を適用する。孔をあけた銅被膜
板は抵抗を使用し上記の°印刷回路ハンドブック”または米国特許3,469,
982に述べられている方法により印刷回路板に仕上げる5通常の被膜孔銅減少
法あ欠点は、触媒が孔壁だゆでなく銅被膜にも付着して。
過剰な銅被膜をつくり、高価な触媒の浪費となることである。
元硬化性をもつフィルムと付加被膜方法を使用して多層印刷回路をつくることが
米国特許4,054,479と4.054.483に述べられているっ感元焚累
に予め孔をあけておき、この孔を下の印刷回路につなぐことにより、多層の間の
導体の結線ができる。
このような予め孔をあげる方法は、その本質的な不正確さのため、0柏」線が密
でない印刷回路の形に制限される。
米国特許4,157,407に、予め必要とされる孔あけまたは打ち抜きによら
ないで、また以前から用いられている時間のかかる孔触媒方法によらないような
電気相互結線を行う方法が述べられている。この方法によると、多数の交差した
結線や通線をもつ多層回路をつくることが出来る。米国特許4,157,407
は多層回路なつくるのに有効であるが、実際には、像付けと紫外線露出二回、細
かく分割した金属の被膜二回、二回の加熱、および余分な金属の除去すなわち水
洗浄と乾燥二回のような多くの反復する工程を必要とする。
米国特許4,469.777は導体の相互結線をもつ二層印刷回路をつくる方法
について述べている。ここで少なくとも一層の光粘着材料が鬼気的導陣回路の形
をもつ基盤に被膜され、上記の元粘着材料は、ゼロ、灰色および不透明の三種の
異なった光学的密度をもつ回路像な通して無出し、溶剤で洗い落した竪光屡の一
部を取り除き、細かく分割した金属1合金または被膜触媒を像面に被膜し粘着さ
せ、場合によっては選択して印刷回路を乾燥保存、すなわち加熱または紫外#i
!m出して被膜し、電導体の相互結線された印刷回路を形成する。米国特許4,
469.777は光粘着性材料の付加層を用いる工程を反復して多層印刷回路を
つくることが出来ると述べているう
米国特許3,934.33 sは次に述べるようにして多層印刷回路ンつくる方
法について述べている。感光性被膜で適当な基盤。
金属、プラスティク紙を被膜する。この感光性被膜を露出して誘電物をそこに形
成する。この誘電層を感光性化学溶液で被膜する。この6寛被膜の上に要求され
る形をつくる感光性被膜乞選択埃f家する。導体材料で回路の形を被膜して回路
の第一層を形成する。この回路なもつ層を感光性材料第二層で被膜する。
このb光性材料¥二層乞選択露出して現帥した第一(ロ)路層に誘電物の開いた
窓を形成する。@−回路の第二誘電層を感光性化学溶液の被膜で被膜する。感光
性化学溶液の被膜を選択現像させて回路の形と相互結線の形を形成し回路と相互
結線の導体層を形成する。相互につな力する金属で第二回路層を第一回路層とつ
なぐ、この工程を反復して要求される電気性能をもつ回路層をさらに形成し最後
の誘電層の上に回路端子のはんだ付けの面またはアース面そして例えば熱吸収器
またさらに支持器のような基盤につける金属を形成する。または基盤を取り除き
非常に軽量の多層印刷1路板を形成する。
米国特許4,159.222は、5ばルの中心の上に少なくとも1ミルの線密度
という非常に高解像の印刷回路をつくる方法について述べており2次のような工
程を含むものである。乾燥した薄膜の光抵抗性材料を円滑に磨いた基盤または随
意に選択して輛送盤の上に一定の厚さで被膜する。噴射ワックスの薄い潤滑層な
光抗性の露出された表面被膜する。マスクを絞って要求される導体印刷形を非常
に完全に保持する。抵抗表面に密接に接触する。抵抗を露出して現像し、導体印
刷が形成される部分の抵抗をその円滑な表面から取り除く、抵抗の中に形成され
た空間の中に導体?:電気被PAする。残った抵抗乞すべて取り除く。
基盤の円滑な表面と導体回路形の上に流れる誘電内で層をつくる2層状の材料と
導体回路形を円滑な表面から取り除くつ米国特許4,159,222は、もし必
要であれは、相互結線を通じる導体か選択して形成でき、さらに印刷回路層ヲ第
一の高群1象屡の上に付加して形成できろと述べているう米国待針4,306.
925は次のような工程を含む高密度印刷回路の方法について述べている。島い
た一時的の基盤の上に第一の相互回路形状?形成する。もし望むなら第一形状の
上に第二回路形状(これは相互結線形状であることもある)を形成する、第一と
第二導体層および一時的基盤の上に流れる絶縁材料で層乞つくり俳−と第二絶縁
#を形成する。砂研磨して最上面を円滑にし導体最上面と同じ表面とする。もし
選択子tはさらに付加層を加えそして印刷回路を一時的基盤から取り外す、写真
平版技術を用いて高解像の環内形状を形成することもある。
発明の概蚤
本発明の一つの特徴は0桐回路板製造の方法に関するものであるうさらに詳細に
は1本発明の方法は次の段階を含むっlal 基盤の任意の面積に放射線で処理
のできる誘導材料の第一層を被膜する。
[bl 上記の放射線処理可能1よ誘導材料の上記第一層の表面の真上に第一の
導体回路形状を明確な形状とする光マスクな配置するっ
(Ct 上記材料を放射線源に露出し上記材料を現像して上記基盤にこれらの部
分を露出しそこに第一回路形状が形成する。
tcll 上記の処理可能す導材料の上記第一層の上記露出層に被われた上記基
盤のこれらの部分面に金属被膜をメッキおよび/または粒子放射して上記基盤の
表面上に第一導体回路形状を形成して印刷回路板乞つくる。ここで上記誘電材料
の第一層は一つの購造部分を形成する。
少なくとも二層の回路が形成される本発明の望ましい異本化の一つではその方法
は次の段階を含む。
12L) 基盤の任意の面積に放射線処理可能材料の第一#を被膜する。
lbl 上記の放射線処理誘電材料の上記第一層表面の真上に第一導体回路形状
を明確な形状とする光マスクを配置する。
fcl 上記材料を放射線源に塾出しそれから上記材料を現像させ上記の基盤の
第一相対回路形状が形成される部分ヲ絽出する。
tdl 上記の処理可能な誘電材料の上記第一層の上記露出層により被われた上
記基盤の部分の上に金属被膜をメッキおよび/または粒子放射することにより上
記の基盤の上に第一導体回路形状を形成する。
+81 上記処理可能誘電材料の第一層の表面上および/または上記紀−導体1
oij路形状の上に抵抗被膜を被膜する。
(f)上記の放射軸処理誘電材料の上記第一層表面の真上に第−導体回路形状を
明確な形状とする元マスクを配置する。
そして上記抵抗を露出し現像し上記放射線処理可能な誘導材料の上記第一層の上
記表面の一部ヲ真出してその部分に上記第一相対回路形状乞形成する。
(1)上記放射線処理可能な誘導材料の上記第一層の籍出部分上に金属被膜をメ
ッキすることにより、上記第一導体回路形状と電気的につながった上記放射線処
理可能な誘導材料の上記第一層表面に第二導体り路形状を形成する。
本発明の他の具1本化のものでは、この発明の方法は次のものを含む。
lal 放射線処理可能な誘電材料の第一層を電気導体表面をもつ基盤の任意の
部分間に被膜する。
lbl 上記放射線可能な誘導材料の上記第一層表面の真上に第−導体形状を明
確な形状とする光マスクを配置する。
fcl 上記材料を放射線源に露出しついで現像させ上記基盤の一部分を露出さ
せてそこに第−導体回路形状が形成される。
tdl 上記放射線処理可能な材料の露出された上記第一層で被われた上記基盤
の一部分の上に、非電性メッキおよび/または粒子放射により金属被膜を行なっ
て、その部分にそしてまた上記放射線処理可能材料の露出されてない上記第一層
の表面上に上記第−導体回路形状を形成するっ
tel 上記の非電性メッキをした表面および/または粒子放射下金属層に抵抗
のメッキ第一層を被膜する。
ff) 上記抵抗メッキの上記第一層表面の真上に導体回路形状を明確な形状と
する光マスクを配置し、上記抵抗被付記を露出し現像させて上記の非電性メッキ
および/または粒子放射による金属被膜の一部を露出しその部分に上記第−導は
回路形状を形成する。
[gl 金属層を上記の非電性メッキおよび/または粒子放射金属層の一部に上
記第一導体回路の残りの部分を形成しその部分に上記第−導体回路形状馨形成す
る。
旧 上記の非電性メッキおよび/または粒子放射下金属層から上記抵抗被膜の残
りの集一層部分を取り除き、上記処理可能材料の上記第一層の露出されていない
表面を被っている上記の非電性メッキおよび/または粒子放射金属層を露出する
うfit 上記誘電材料の上記第一層の露出されていた(・表面な被っている上
記の非電性メッキおよび/または粒子放射金属層表面に抵抗メッキ第二層を被膜
する。
口)上記抵抗メッキに上記第二層表面の真上に第二導体回路形状を明確な形状と
する元マスクを配置し、上記抵抗を露出し現像させ、上記の露出された抵抗を上
記の非電性メッキおよび/または粒子放射金属層の一部から取り除いてその部分
に上記第二導体回路を形成する。
(10上記の露出した非電性メッキおよび/または粒子放射金属層の上に金属被
膜をメッキして上記第二導体回路形状を形成し、そこに上記第二導体回路形状を
形成する。
山 上記の非電性メッキおよび/または粒子放射金属層から上記のメッキ抵抗の
第二#な取り除き、そして上記放射線処理可能な誘電材料の上記第一層から上記
の露出された金属層を取り除き上記の#を露出する。
fm+ 上記第二導体回路層と上記の露出した第一放射線処理可能なF−の任意
の部分面上に放射線処理可能なあ導材料を被膜し。
lblから山の工程をくり返して少なくともさらに一層の導体回路層を形成する
。
本方法の実際化にあたっての利点は操作当りの工程が少ないことである、基盤表
面の準備とエツチングはほとんど行う必要がない、金属を付着するだめの溶液溶
剤やそれらの塩、友金属。
表面活剤、酸化剤、及びこれに似たもの¥取り除(ための洗剤の使用を避けであ
るので、液体処理の分量は減少している。したがって・廃棄物が少ないう111
表面材料によらず強い結合が形成される。そして(2)結合は比較的広い操作範
囲(jなゎち粒子放射エネルギーと場強度の広い範囲にわたり)で形成されるか
ら1粒子放射材料の接着度は非常に高い。粒子放射により得られたフィルムは非
常に高い均一度を示す、これは電流密度とが触媒核化勾配などに関わることがな
いからである。望ましい接着剤の一つであるクロムの被膜はメッキ法によるより
も粒子放射によってより良く達成される。
本発明の他の特徴はこの発明の方法によりつくられた多層囲路板に関するもので
あろう
図面の説明
次の詳細な説明と図面から本発明がさらによく理解される。
第1−19図は本発明による望ましい印刷回路の側断面図で。
本発明の望ましい印刷回路の望ましい具体化の連続段階を図示したものである。
発明の望ましい具体化の詳細な説明
本発明の方法によりつくられた印桐導木が高密度微細線をもつ印刷回路が図面に
示されている。第1図?参照すると、放射光線で処理可能な誘電材料がうできた
層1oが基盤14の表面121C被膜されている。有用な放射線処理可能な誘電
材料の性良導本”でないことが必要とされるだけである。ここで3不良溝体材料
”とは電流に対して十分に不良導体であり誘電材料として機能するものである。
普通本発明の実際化に使用される放射処理可能な誘電材料はめ電常数が約5.0
00より少なく50より少ないことが望ましい7本発明の特に望ましい具体化の
場合では2選択された放射線処理可能なり電材材は誘電常数が約10より小さく
、もつとも菫ましい具体化のものでは誘電常数が約5より小さいっ本発明の具体
化において放射線処理可能な誘電材料として採用される有用な材料の例は、放射
線処理可能な材料として選択された紫外線放射に露出して処理できる材料を。
紫外線放射、赤外線放射、ガンマ綜放射およびこれらに似たものの放射に露出し
て処理することができる材料である。このような材料は感光性エポキシ樹脂を含
みこれらの例は日本特許8572235と8571628に記述されている。ま
た本発明の実際化の有用なものは1日本特許8534022に述べられているよ
うな感光性シロキサンと日本特許8542425゜85247947.8524
7932,85198537゜85135934.8524037.84201
443.そして81120721、および欧州特許824171 に述べられて
いるような感光性ポリイミデスである5本発明の実際化に使用される他の放射線
処理可能材料の例とl−ては1日不特許85124624.85180197.
85210627.85249749゜8542425.84212832.8
421283184213725゜83223149、および83127924
に述べられているような感光性ポリアミド、デービス、ガーリーC著、ACSシ
ンポジ、−ム、Ser、、Vo1.242.1)p259−69(1984年)
および欧州特許54,426 に述べられている感光性ポリイミド/シロキサン
、日本特許81484337 に述べられているような感光性フェノール樹脂と
キノンジアジ化物1日本特許84145216に述べられているような感光性ポ
リアミド/ポリイミド、そして日本特許8313630と821689[J9に
述べられているような感光性マレイミドポリマーがある。放射処理b]能材料と
して本発明に使用される望ましいものは紫外線処理可能なポリイミド、ボラミド
、ポリイミド/ポリアミド、マレイミドポリマーおよびエポキシ−樹脂、放射処
理可能材料として本発明に使用されるそして特に望ましいものは紫外線処理可能
なポリイミド。
ポリアミドおよびポリアミド/ポリイミドである。これらの望ましい具体化のも
のの中でもつとも望ましいのは紫外線処理可能材料が紫外線処理可能なポリイミ
ドであるような具体化のものである。
本発明の実際化に当り層10の平坦性は重要でないが1層10は十分一様な辱さ
の平坦な基盤であることが望ましい、しかし1層10の厚さは少なくとも次に述
べるような要求される表面導体回路形状と同じような厚さである。一般に、/f
t1Oは少なくとも約1ばクロ/の厚さである5本発明の望ましい具体化の場合
では、$10の厚さは約1ミクロンから約5oミクロンであり、特に望ましい具
体化の場合は約5ミクロンから約20ミクロンである7本発明の特に望ましい具
体化のものでは。
/110の厚さは約15ミクロンから約30ミクロンである。
層10を基盤14の表面12に被膜する方法は非常に広く変化してもよく、どん
な通常の方法であってもよい。一般に、このような材料は溶液中または溶剤の蒸
発を凝縮する他の液体であり、またこのような材料は固体であってもよい、この
ような材料が液体の場合は、[gJ転、噴射、スクリーン印刷、そしてこれらに
似たような通常のものを使用して被膜する。固体のb電材材はローラー被膜やこ
れに似た通常の方法で表面12に被膜するう
本発明に使用される基盤14は広く変化してもよく1次のような種々のシートや
板の一つであってよい、金属1合成樹脂。
金属被膜された合成樹脂、多層金楓、硝子、および硝子被膜された磁器と金属、
磁器材料1紙、厚紙板、ファイバー、硝子布。
木材シート材料または基紙にフェノール樹脂を被膜したもので要求される電気的
そして化学的性質2化学抵抗性、抗熱性、およびこれらに似た性質をもつもの、
有用な樹脂の例はフェノールホルムアルデヒド樹脂、エポキシ樹脂、ミラミン樹
脂、そしてポリフェニレン硫化物のような高融点熱プラスチツク樹脂。
ポリフェニレン酸化物、ポリイミド、ポリエーテルイミドセしてこれらに似たも
のである。有用な磁器と硝子の例はアルミナ。
陶器、シルコニ乙シリカ、リチュームニオブ酸塩、ソしてこれらに似たものであ
る。有用な金属基盤の手本は、銅、ニッケル、コバルト、鉄とその合金からなる
基盤、黒鉛ファイバーで補強されたアルミニュームのような金属母型合成基盤、
そしてポリエーテルイミドのような金属被膜されたプラスチック、銅。
二ヴケル、そしてアルミニューで被膜されたポリフェニレン硫化物とポリフェニ
レン酸化物、コバルトそしてその合金で被膜されだのような金属社線されたプラ
スチック、または鉄、ニッケル、コバルトおよび銅かニッケルで破膜された合金
のような多層金属基盤である。
基盤14を形成するの(で使用された金属と磁器母型台底基盤はその特注を制御
できる材料の一つである。金属(および/または磁器)母型合成組Mはファイバ
ー2髭結晶また1ま粒子の形馨し、た他の一つの材料である。適当な母型合金と
適応した形。
補強の量と方向暑選択゛することにより、金属(および/または磁器)母型合成
の@械的□□□理的性質を特かjの応用のために調整することができる。袖強さ
11ていない金属(および/または磁器)1τみることがないような性質の組み
合わせをもつ材料が可能となるうこのような材料の詳細はCサラその他、電子的
完成品と生産、0987年8月、 T)、27. ”マイクロ波完成部品用の金
属母型合成″に論じられている。これらの材料は2晋通印刷回路板または他の相
互結縁に使用されている1i!i例のポリマー母型材料(砧仔、アラミドおよび
クオルソファイバーで補強されたポリマー)のものよりも、A1」用選択できる
性質を広げた5基盤14として好んで使用される金属母型は熱膨張係数(CTE
)が低く、熱伝導度が高り、密度が低く、そして機械加工時VC変形しない、こ
のような性質のすべては、飢空機や宇宙船の電子系統のような藁性能の応用に特
に適している。コバー。
インバー、モリブデン、アルミニュームや銅のような電子的−指光成品に使用さ
れている金属は最良の場合でもこれらの亜要な性質乞ただ二つもつだけである。
主要な母型材料はアルミニューム、マグネシューム、チク/や銅を含むが、一方
1重費な補強ファイバーは黒鉛(炭素)。
アルミナ、シリコン炭化物や硼酸炭化物を含む、他の望ましい金属母型合成組歎
はシリコン炭化物粒子で補強されたアルミニュームである。ファイバーとアルε
ニュームの相対量を変化することにより、熱膨張係数(CTE)がゼロ近くから
アルミニー−−ムのものまでの範囲にわたる板?つくることができる。このため
に、アルミナ、シリコン、ガリューム砒化物、または任意の使用しようとする金
属の熱膨張係数(CTE)を調節して。
熱膨張係数(、CT E )の違いから生じる熱応力乞最小に抑えることができ
る。
本発明の望ましい具体化の場合、基IM14は単一か多層金属板または金属被膜
された甘酸樹脂板である。この板の中の導体被膜は多層印刷回路板の金属アース
板を形成し、この製造は第1−19図に示されている5本発明の特に望ましい具
体化の場合、基盤14は多層金属板または金属被膜された合成樹脂板である。こ
の孤の基盤14の外9111表面12は、銅、ニッケル、クローム、パラヂュー
ム、白金、銀、アルミニューム、金、およびこれらに似たもののような、印刷回
路の製造者が普通使用する金属からなる。そしてサントイクチ状の中16は上述
したような枚脂、または例えは、鉄、ニッケル、モリブデン2コバルト2そして
これらに似たもの、および合金のような基本の金属からなろう外側表面12は銅
、ニッケル、クローム、またはアルミニュームであることが望ましく、クローム
とニッケルは特に望ましい金属である。紫外線放射処理可能なポリイミドが紫外
線放射処理可能な誘電材料として採用される時1本発明のもっとも望ましい具体
化のものでは、外側表面はポリイミドとクロームの間の弓虫い接着性からクロー
ムである。
基盤14の厚さは広く変化することができて1畳でない、晋通、基盤14は普通
の印部り回路板の基盤(・応用いる任意の厚さと′することかできる。基擁14
は約25−2500ミクロンの範囲にり、さをもつことが望ましい5本発明のさ
らに望ましい具体化の場合、基盤14の犀さは約250−15(J○ミクロンの
1囲であり。
そして本発明のもっとも頃ましい具体1ヒの場合は基盤14の厚さは650−8
50<クロンの範 囲であろう第2図に示されて(・るように1本発明の崇二段
階では、侠求される紀−相互結線回路形状26を明確な形状とする光マスク17
を紫外線放射処理可能な材料10の上に配置する。光マスク17を#10の上に
配置するのに近傍または接触法を用いてもよいつ本発明の望ましい具体化の場合
、マスク17は紫外線処理可能な材料の*100表面上に配置してマスク17が
層10の表面の近くにあるか、または実際に接触するようにする。
1−10はそれから普通の方法で照準された元に露出する。露出の活性も放射源
はこの技術の熟練者には知られており紫外祿放射では多数のものが使用できる。
適当なのは米国特許番号2.760.862.3,649,268.4,157
,407.そして4,411,980に述べられており、1]れらは参考文献と
し、て引用されている。
紫外称放射に蕗出し7た後、この露出された層は現19.され、相互Mkする導
体−路形状(通路線または柱)26が形成される部分から、+暢ioの一部を取
り除く5元マスク17が層10の近くにまたは実際に接触するように配置するか
ら、照準光露出が庫10に関口縁または通路線を形成するつ第3図に示されてい
るように6現@すると、空洞22を明確にしている境界において、紫外線放射処
理可能な材料の層10の一部が取り除かれて壁20が形成されろうこれらの壁は
、照準光と露出層の活性線吸収′#註により厘立または傾斜しているう層100
表面は。
非電性メッキおよび/または粒子放射技術のより表面に付着した任意の金属の接
着性を増加するために、普通の湿性または乾性エツチング法で処理するのが望ま
しい。相互結線された導体回路形状26を明確な形状とする層10のエツチング
された表面と空洞22は、導体金属層24で非電性メッキおよび/または粒子放
射される。ここでこの導体金属層は銅、ニッケル、ノ<ラジューム、銀、アルミ
ニューム、金、白金、およびこれらに似た金属のような導体材料からなり@4図
に示されているような導体回路を形成する。非電性メッキおよび/または粒子放
射r= 24が、空洞22の底において表面12の上を被っており、下記のよう
に相互結線された回路形状26を形成する。空洞22は本発明の方法による板製
造による発生熱の放散のだめの熱吸収または熱柱を形成し、電磁気放射から一気
回路を遮蔽しまたは印刷回路板の他の要素?形成する5本発明の望ましい具体化
の場合、導体材料は銅である。
有用なエツチング法は1層10をつくる成分の性質により広く変化するう有用な
エツチング法のガは、米国特許番号4.505,786と4,422,907に
述べられているオゾニ/エツチング技法、米国特許番号4,039,744に述
べられていル硫化三酸化物。
米国特許番号4,532,015に述べられている硝酸エツチング法であり、こ
れらは参考文献に引用しである7発明の望ましい具体化の場合、*10がポリイ
ミドからなる時1表面はオゾンまたはアルカリ金属塩基アルコール溶液により、
エツチングされるツカ望ましく、もっとも穎ましいのはエタノールカリウム水酸
化物水酸液によるものである。
非電性メッキ法もまたメッキされている金属により大きく変化するっ非電性メッ
キ法はこの技術熟練者に知られており1例えは米国特許4,054,483で、
これは参考文献に引用されている。非を性メッキ浴は商用入手でき1例えば、マ
サッセッ州しベアーのシプリー社、ニューヨーク州グレンコープのコルモルゲン
社その他がある。有用な非電性メッキ用溶液についてはゼブリスキーその他の米
国特許3,095,309の特に例■で、これは参考文献に引用されている。
フィルム蒸着のための粒子放射法はこの20年使用されてきた。普通標的(蒸着
される材料板またはフィルムがそれから合成される材料)は負の電源につながれ
るう基盤保持器は標的に面する。保持21ま接地、浮揚、バイアス、加熱、冷却
、またはこれらの組み合わせとしてもよい、グロー放電が開始し維持されるよう
な媒体として、気体、普通アルゴンが導入される。グロー放電が開始すると、陽
イオンが標的板に当たり運動量変換により主に中性の標的の原子を除去し、薄い
フィルムKM縮するつ
ある場合には、空気でなくて気体または混合気体が使用される。普通ある種の反
応粒子放射が関与するっここでは反応性の気体(例えば酸素またはアルゴン−酸
素)の中で金属標的(すなわちチタンンに粒子放射乞行い金属と反応気体体本(
例えば−[fヒチタン〕の化合物か形成される5反応粒子放射は化学粒子放射と
混同されるべきではない、ここで反応気体(例えば酸素)が標的表面(例えは炭
素)と反応し変化しJPすい化合物(例えは−酸化炭素)を形成し、これはポン
プで除去される。
薄いフィルムを粒子放射する方法はジョン1ハボセンとウエルナーカーン編集、
“薄いフィルムの処理”、アカデミツクプレス、1987年とレオン1.マイセ
ルとレインパードグラング著。
“博いフィルム技術ハンドブック”、マクグローヒル、1970年に詳細に述べ
られている。
第5と6図を参照し、相互結線している回路形状26の残りは、メッキ技術によ
り空洞22の底に層24の上に形成される。
上記したように、形状26の一部は、これらの図に示されているように、板を操
作する間に、要素26[alの一部を形成する。
熱性26(乙)をつくることに関しては次に述べる。形状26の他のh分は5回
路を電気干渉から遮蔽する遮蔽要素261b+を形成する5本発明の方法のこの
段階では、第5図に示されるように、適当な均一厚さの元抵抗性(高度な光抵抗
性が望ましい)または他の感光性材料からなっている層28が、普通の技術を用
い−〔金@層24に被膜され、80面や空洞22ン被う。有用な元抵抗性または
他の感光性材料は大きく変化することができ1例えば6次の乾性光抵抗を含む、
デュポンからりストンの曲名で入手できる乾性元抵抗、マクダーミドから部名ウ
ルトラマック、チオコル社の子会社ダイナケムから同名ラミナー、およびこれら
に似たもの、また1本発明の実際化に有用なものは、湿性光抵抗であり2例えば
W、R,ブレース社から商品名アキエトレース1ooo、デクスターハイツルか
ら商品名PR7550ブルーとPR7500ブルーのような入手可能な湿性光抵
抗がある。本発明の実際化に使用されるものとして、乾性光抵抗は望ましいもの
である。
元抵抗層28の厚さは重要でな(大きくに化してもよい。元抵抗層28はこの分
野の熟練者に知られている狂態の厚さのものでよい、望ましいのは1元抵抗層2
8の厚さが少なくとも約0.001ミリの厚さである。本発明の望ましい具体化
では1元抵抗層28の厚さは約0.0051−0.257 ミリで1本発明の特
に望ましい具体化では約0.013ミリから約0.1ミリである。
第5図に示されているように、要求の相互結線された導体回路形状26を明確な
形状とする光マスク60は光抵抗#28と密接接触しており、このffl接接触
により元マスク60の形状は空間22と合同である。マスク50はまた元抵抗層
28の近くまたは実際に接触するように配置されている。マスクされた元抵抗1
iii28はそれから活性線(図示されていない)に露出され。
現lされて開口面または空N22となり、そこに相互結線された導体回路26.
熱性26 (al、および遮蔽要素26fblが形成される(@6図を見よ)、
ついで相互結線された導体回路26゜熱性261alと遮蔽要素261b+が、
金属層のメッキにより非電性メッキおよび/または粒子放射された#24の上に
空洞22の中に、的えば“印刷回路設計、IR造1部品、および組立ハンドブッ
ク”、ジオバニ、!気化学出版社、アイヤー、スコツトランド(1982年)K
述べられているような普通の技法により形成される。導体回路形状26.熱柱2
6(乙)および遮蔽要素26thlを相互結線して光取するためにメッキ法が使
用されるから。
これらがメッキ層またはメッキにより形成された金属層と叶ばれるにも関わらす
、これらが例えば銅のような同じ金属から形成される時、メッキが菫なりおよび
/または粒子放射層が直接連続層に起こると、実際に、金属的に統一連続した構
造が形成され、そしてすべての相互結線の間に電気的また熱的に高品質の導体通
路が認められる。
@7図を参照し、相互結線された導ft−回路26の形成に当り。
残りの元抵抗層28は部分的につくられた印刷回路(図示されていない)から完
全に取り除かれ、新しい元抵抗層18が非電性メッキされおよび/または粒子放
射された金属層24と相互結線された回路形状26に被膜される。第8,9と1
0図に示されているように、築−表面導体形状32は紫外線処理可能な1100
表面上に形成される。第一表面導体回路形状32は狂態の要求される形状をもつ
ことができ、そしてこれらの図に示されているように、実際、相互結線された導
体回路形状26により基盤14の電気的に導体回路12に相互結線されている。
このとき1表面12はアース面として使用してもよい、第一表面導体形状32は
第一の相互結線された導体回路形状26を形この方法は適当な厚さの元抵抗Nj
18を非電性メッキおよび/または粒子放射された金属表面層24の上に付着さ
せ、要求される表面導体回路形状をもつ元マスク64を元抵抗層18の上におき
、マスク34乞通し元抵抗層18を露出し光抵抗層18を現f象し面または空間
を明確な形状としそこには表面導体回路形状32か形成されるものである。第8
図に示されているように、薄い非電性メッキおよび/または粒子放射された金属
層24は2相互帖組された導体回路形状26に接触した層10の表面上に付着さ
れ、第一表面24体回路形状32が形成された面積の全面にわたって、良好な導
体基板をつくる5層24には、より早いメッキ法により回路62が形成される。
第9図に示されているように、金属膜が空間66の中で元抵抗#18にメッキさ
れて第−表面導体回路62、そして熱性261alと遮蔽要素26[blが形成
される。導体回路形状形成するためにメッキ法が使用されるから、これらが分離
した層と呼ばれるにも関わらす、連続した回路層の中に導体回路形状の重なった
場所において、金属的に統一連続した鋼構造が形成され、そしてすべての相互結
線された溝内形状の間に電気的および/または熱的に高品質の導体通路が認めら
れる。
残りの元抵抗層18は非−性メツキおよび/または粒子放射された金属層24の
表面から除去されろう残りの元抵抗層18(図示されていない)が除去された後
、そして第二紫外線処理可能なお亀r#38(第11図ビ見よ)が形成される前
、薄い非電性メッキおよび/または粒子放射された金属層24の不必侠の部分は
、普通の急速金属エツチング法により短絡を防止するため除去され、第10区の
構造を形成する。非電性メッキおよび/または粒子放射された金属#24は十分
薄く5表面導体回路層62は十分に厚いので、形状26と52.熱性261al
および遮蔽要素26fblの厚さには大きな影響が認められない。
第二相互結線導体回路形状42(第15図に示す〕は、第一相互結線相対回路形
状26をつくるために、第1−7図と次に述べるものとほとんど同じ方法で形成
される。第1−3図の方法のように、紫外縁処理可能なめ導材料である第二層6
8が。
第11図に示されているように1回路32.柱26f2Ll、要素26(b)と
鳩10の表面に被膜される。適当な回路形状をもつ元マスク44は層68の上に
置かれ1層38はマスク44を通して露出され2層68は現像されて開口面また
は空間46?:明確な形状とし、そこに第二相互結線回路形状42.熱性261
alに続く空洞46(al、および遮蔽要素26fblが、第11と12図に示
されているように形成される。
薄い非電性メッキおよび/または粒子放射された金属層50はクロームであるこ
とが望ましく、これが層38と空洞46の表面に付着し、連続した導体面を形成
し、この全面にわたり第二相互結線導体回路形状42が第13図に示されて(・
るように形成される。@13,14.15図に示されるように1元抵抗層54は
空洞46と461alを覆っている層50の上に付着し2元マスク44と同じ回
路形状を明確な形状とする元マスク54 (a) #54の上に配置される。つ
いで層54は紫外線放射に露出され現像されて空洞46と461alを形成する
。第二相互結線導体回路形状42と熱性26(乙)と遮蔽要素2+61b++t
、第15図に示されるように、第二紫外線処理可能層68の厚さと+1とんど1
司じ厚さに空洞46と46fa1以内にメッキされる。
第二表面導体回路形状52は第7−10図に示されるものとほとんど同じ方法を
用いてつくられ、導体回路形状32を形成する。この方法では、残りの元抵抗層
54は金属層50(図示されていない〕から除去される。
乾性薄膜光抵抗は非を性メッキおよび/または粒子放射された金属層50の上に
付着され1元マスク56は元抵抗層54tblの上に置かれ1元抵抗層541b
+はマスク56を通して露出され元抵抗# 54 fblは現像されて開口面ま
たは空洞58を明確な形状として、そこには第二表面導体回路形状52.熱性2
61a)に連続する空洞60.および遮蔽要素261b+が第16図に示される
ように形成されろうそれから金属層は2元抵抗層541b+の厚さに空洞58と
60の中にメッキされて、第17図に示されるように2形状52.柱26fal
と要素26fblが形成される。残りの元抵抗層54tblは除去され、ついで
急速エツチング操作で。
薄い非電性メッキおよび/または粒子放射された金属層50の不必要な部分な除
去し、第18図に示されるような構造をつくる。非を性メッキおよび/または粒
子放射された金属#50は十分に薄く第二表面導体回路52と熱性26!alと
遮蔽要素26ib+は十分に厚いので、エツチング操作は後者の厚さに大きな影
響を及ぼさない。この図に示される印刷回路敬はついで永久誘電性基盤の第三層
60を、この例の第二表面導体回路52である最上回路層の上に被膜して完了す
る。表面はめ込み装置64を板の内部回路、熱性26ialK”lii、気的に
つなぐための相互結線は、第19図に図示されている印刷回路?つくるために、
上述の層60を通し第一と第二相互結線回路層52と26を各々形成するのに使
用された技法を用いて行うことができる。
本例は多層板が四から五層の溝内回路をもつ場合で、ただ説明の目的のためのも
のである。必要に応じて、最上回路層の上に訪亀層60を被膜する前に、上述の
方法を使用して1回路層および熱性や遮蔽要素のような他の要素をさらに加える
ことが可能であると考えられる。上述の製造の詳細に関して他の具体化や種々の
変更は本発明の範囲から逸脱するものでないことは、この技術分野の熟練者に明
瞭である。
補正書の翻訳文提出書
(特許法第184条の8)
平成 2年1月、SO日
特許庁長官 吉 1)文 毅 殿
1、特許8願の表示
PCT/US88102632
2、発明の名称
多層印刷回路板製造法
3、特許出願人
住 所 アメリカ合衆国ニューシャーシー州0796 <)。
モー リスタウン、ビー・オー・・ボックス2245−アー・ル、ロー・デパー
トメント(シー・エイ・マクナリー)
名 称 アライド−シグナル・インコーホレーテッド4、代理人
住 所 東京都千代田区大手町二丁目2番1号新大手町ビル 206区
5、補正書の提出日
平成 元年 8月 8日
6、添付書類の目録
(1) 補正書の翻訳文 1通
浄書(内容に変更なし)
(#W求の範囲全文補正)
請求の範囲
1、印刷回路板を製造する方法で次の段階を含むもの:tal 放射線処理可能
なh導材料の第一層を基盤の任意の部面に被膜する;
lbl 第−導体回路形状を明確な形状とする元マスクを上記放射線処理可能な
誘電材料の上記第一層の表面の真上に配置する;
fcl 上記材料を放射源に露出し上記材料を現像して上記基盤の一部を露出し
この部分に第−導体回路形状を形成する;(山 上記籾導材料第一層が構造要素
であるような印刷回路板をつくるために、上記放射処理可能な材料の上記露出さ
れた第一層で被われた上記基盤の表面の一部を、メッキにより上記基盤の表面に
金属被覆して、そこに第一導体回路形状を形成し。
またこの段階向は段階iel −!ilを含む。
18) 上記第−導体回路形状を形成することになっている上記基盤の露出され
た表面上に、非電性メッキによる金属被膜を行って、そこに上記第一形状の一部
を形成し、それがら上記誘電材料の上記第一層表面上に、非電性メッキにより被
膜を行う;(0上記被膜上に抵抗メッキ第−Njtf:被膜する;11)上記抵
抗の上記第一層表面の真上に上記第一導体回路形状を明確な形状とする光マスク
を配置する;+h+ 上記抵抗を放射源に麹出し上記抵抗を現像して、上記基盤
の一部を露出し、その部分に第一導体回路形状を形成する;fil 上記非電性
メッキによる金属被膜上の、上記回路形状特表千3−501188 (9)
が形成されることになっている一部に、第二金属被膜をメッキして、その部分に
上記第−導体回路形状を形成する。
(j+ 上記放射処理可能材料の上記第一層表面上に第二導体回路形状を形成し
、また上記第二導体回路形状を形成する段階(j))ま段階図−(0)乞含む】
1玲 −上記第−抵抗被膜の残りを除去し、抵抗被膜第二階を上記非電性メッキ
による被膜表面と上記第−導体回路形状に被膜する;
山 上記抵抗の上記第二層表面の真上に、第二導体回路形状を明確な形状とする
光マスクを配置する:fml 上記抵抗被膜の上記第二層を放射源に露出し、上
記抵抗を現像して、上記非電性メッキによる被膜および/または上記第一導体回
路形状の上記第二導体回路形状が形成されることになっている部分を露出する;
fnl 非電性メッキによる金属被膜および/または上記第−導体回路形状の露
出された部分の上に、メッキ法金属被覆により上記第二導体回路形状を形成する
;
to+ 非電性メッキによる金属層表面から上記第二導体回路形状を形成しない
ところの抵抗被膜を除去し、そして上記層を除去して放射処理可能な誘電材料の
上記第一層表面を露出する。
2、請求の範囲1による方法で、上記第二導体回路形状が、電気メッキ法金属膜
により上記露出された部分面上に形成されるもの。
3、請求の範囲1による方法で、さらに下記の段階[pFa?含むもの:放射処
理可能な誘電材料の上記第−屡の上記の露出表面の任意の部分面と上記第二導体
回路形状および/または上記第二導体回路形状の任意部分面に、放射可能な誘電
材料の第二層を被膜するもの。
4、請求の範囲3による方法で、上記材料の上記第二層の被膜の前に、上記材料
の上記第一層の露出された表面がエツチングされるもの。
5、請求の範囲1による方法で、さらに反復段階1al −to+が少なくとも
二つの導体回路形状を付加形成するもの。
手続補正書防幻
平成 2年12月を日
Claims (11)
- 1.印刷回路板を製造する方法で次の段階を含むもの;(a)放射線処理可能な 誘電材料の第一層を基盤の任意の部面に被膜する; (b)第一導体回路形状を明確な形状とする光マスクを上記放射線処理可能な誘 電材料の上記第一層の表面の真上に配置する; (c)上記材料を放射源に露出し上記材料を現像して上記基盤の一部を露出しこ の部分に第一導体回路形状を形成する;(d)上記誘電材料第一借が構造要素で あるような印刷回路板をつくるために、上記放射処理可能な材料の上記露出され た第一層で被われた上記基盤の表面の一部を、メッキおよび/または粒子放射に より上記基盤の表面に金属被覆して、そこに第一導体回路形状を形成する。
- 2.請求の範囲1による方法でさらに段階(a)−(d)をくり返して、少なく とも一つの付加回路形状とまた少なくとも一つの付加放射線処理可能な誘電材料 層をもつ回路板を形成することを含むもの。
- 3.請求の範囲1による方法で上記段階(d)が次のものを含むもの; (e)上記第一導体回路形状を形成することになっている上記基盤の露出された 表面上に、非電性メッキおよび/または粒子放射による金属被膜を行って、そこ に上記第一形状の一部を形成し、それから上記誘電材料の上記第一層表直上に、 非電性メッキおよび/または粒子放射により被膜を行う;(f)上記被膜上に抵 抗メッキ第一層を被膜する;(g)上記抵抗の上記第一層表面の真上に上記第一 導体回路形状を明確な形状とする光マスクを配置する;(h)上記抵抗を放射源 に露出し上記抵抗を現像して、上記基盤の一部を露出し、その部分に第一導体回 路形状を形成する;(i)上記非電性メッキおよび/または粒子放射による金属 被膜上の、上記回路形状が形成されることになっている一部に、第二金属被膜を メッキして、その部分に上記第一導体回路形状を形成する。
- 4.請求の範囲1による方法で、上記金属被膜を上記の露出部分上に電気メッキ 法でメッキするもの。
- 5.請求の範囲3による方法で、さらに段階(j)が上記放射処理可能材料の上 記第一層表面上に第二導体回路形状を形成するもの。
- 6.請求の範囲5による方法で、段階(j)が次のものを含むもの; (k)上記第一抵抗被膜の残りを除去し、抵抗被膜第二層を上記非電性メッキお よび/または粒子放射による被膜表面と上記第一導体回路形状に被膜する; (l)上記抵抗の上記第二層表面の真上に、第二導体回路形状を明確な形状とす る光マスクを配置する;(m)上記抵抗被膜の上記第二層を放射源に露出し、上 記抵抗を現像して、上記非電性メッキおよび/または粒子放射による被膜および /または上記第一導体回路形状の上記第二導体回路形状が形成されることになっ ている部分を露出する;(n)非電性メッキおよび/または粒子放射による被膜 および/または上記第一導体回路形状の露出された部分の上に、メッキ法金属被 覆により上記第二導体回路形状を形成する;(o)非電性メッキおよび/または 粒子放射による金属層表面から上記第二導体回路形状を形成しないところの抵抗 被膜を除去し。そして上記層を除去して放射処理可能な誘電材料の上記第一層表 面を露出する。
- 7.請求の範囲6による方法で、上記第二導体回路形状が、電気メッキ法金属膜 により上記露出された部分面上に形成されるもの。
- 8.請求の範囲6による方法で、さらに下記の段階(P)を含むもの:放射処理 可能な誘電材料の上記第一層の上記の露出表面の任意の部分面と上記第二導体回 路形状および/または上記第二導体回路形状の任意部分面に、放射可能な誘電材 料の第二層を被膜するもの。
- 9.請求の範囲8による方法で、上記材料の上記第二層の被膜の前に、上記材料 の上記第一層の露出された表面がエッチングされるもの。
- 10.請求の範囲3による方法で、さらに反復段階(a)−(i)が少なくとも さらに一つの導体回路形状を付加形成するもの。
- 11.請求の範囲6による方法で、さらに反復段階(a)−(o)が少なくとも さらに導体回路形状を付加形成するもの。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US080,932 | 1987-08-03 | ||
US07/080,932 US4897338A (en) | 1987-08-03 | 1987-08-03 | Method for the manufacture of multilayer printed circuit boards |
US07/225,671 US4921777A (en) | 1987-08-03 | 1988-08-01 | Method for manufacture of multilayer printed circuit boards |
US225,671 | 1988-08-01 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03501188A true JPH03501188A (ja) | 1991-03-14 |
Family
ID=26764148
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63507008A Pending JPH03501188A (ja) | 1987-08-03 | 1988-08-02 | 多層印刷回路板製造法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4921777A (ja) |
EP (1) | EP0477170A1 (ja) |
JP (1) | JPH03501188A (ja) |
WO (1) | WO1989001282A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2013145043A1 (ja) * | 2012-03-27 | 2015-08-03 | パナソニックIpマネジメント株式会社 | ビルドアップ基板およびその製造方法ならびに半導体集積回路パッケージ |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5246817A (en) * | 1985-08-02 | 1993-09-21 | Shipley Company, Inc. | Method for manufacture of multilayer circuit board |
GB2230871A (en) * | 1989-04-11 | 1990-10-31 | Coates Brothers Plc | Making metal patterns. |
US5948533A (en) * | 1990-02-09 | 1999-09-07 | Ormet Corporation | Vertically interconnected electronic assemblies and compositions useful therefor |
US6171468B1 (en) | 1993-05-17 | 2001-01-09 | Electrochemicals Inc. | Direct metallization process |
US5690805A (en) * | 1993-05-17 | 1997-11-25 | Electrochemicals Inc. | Direct metallization process |
US5476580A (en) * | 1993-05-17 | 1995-12-19 | Electrochemicals Inc. | Processes for preparing a non-conductive substrate for electroplating |
US6303181B1 (en) | 1993-05-17 | 2001-10-16 | Electrochemicals Inc. | Direct metallization process employing a cationic conditioner and a binder |
US5725807A (en) * | 1993-05-17 | 1998-03-10 | Electrochemicals Inc. | Carbon containing composition for electroplating |
US6710259B2 (en) * | 1993-05-17 | 2004-03-23 | Electrochemicals, Inc. | Printed wiring boards and methods for making them |
WO1998007302A1 (fr) * | 1996-08-09 | 1998-02-19 | Matsushita Electric Works, Ltd. | Procede de placage d'un circuit a conducteurs independants |
US5858254A (en) * | 1997-01-28 | 1999-01-12 | International Business Machines Corporation | Multilayered circuitized substrate and method of fabrication |
US5980785A (en) * | 1997-10-02 | 1999-11-09 | Ormet Corporation | Metal-containing compositions and uses thereof, including preparation of resistor and thermistor elements |
US6882045B2 (en) * | 1999-10-28 | 2005-04-19 | Thomas J. Massingill | Multi-chip module and method for forming and method for deplating defective capacitors |
US6428942B1 (en) * | 1999-10-28 | 2002-08-06 | Fujitsu Limited | Multilayer circuit structure build up method |
US6869750B2 (en) * | 1999-10-28 | 2005-03-22 | Fujitsu Limited | Structure and method for forming a multilayered structure |
US6804881B1 (en) * | 2000-05-12 | 2004-10-19 | Shipley Company, L.L.C. | Multilayer circuit board manufacturing process |
US20060293727A1 (en) * | 2002-05-09 | 2006-12-28 | Greg Spooner | System and method for treating exposed tissue with light emitting diodes |
TW200726344A (en) * | 2005-12-30 | 2007-07-01 | Epistar Corp | Hybrid composite material substrate |
JP2010515281A (ja) | 2007-01-02 | 2010-05-06 | オルメット サーキッツ、インコーポレイテッド | 並列加工された回路および充填ビアから高密度の多層プリント配線基板を作成する方法 |
US9229318B2 (en) * | 2010-08-27 | 2016-01-05 | Globalfoundries Inc. | Circuit apparatus having a rounded trace |
CN103188886B (zh) * | 2011-12-31 | 2016-02-03 | 北大方正集团有限公司 | 一种印制电路板及其制作方法 |
US9583453B2 (en) | 2012-05-30 | 2017-02-28 | Ormet Circuits, Inc. | Semiconductor packaging containing sintering die-attach material |
US9005330B2 (en) | 2012-08-09 | 2015-04-14 | Ormet Circuits, Inc. | Electrically conductive compositions comprising non-eutectic solder alloys |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1937508C3 (de) * | 1969-07-23 | 1974-01-10 | Siemens Ag, 1000 Berlin U. 8000 Muenchen | Verfahren zur Herstellung eines mit elektrischen Leitungsbahnen und/oder elektrischen Durchkontaktierungen versehenen Isolierstoffträgers |
FR2207401B1 (ja) * | 1972-11-22 | 1975-09-12 | Cii | |
US4211603A (en) * | 1978-05-01 | 1980-07-08 | Tektronix, Inc. | Multilayer circuit board construction and method |
US4555414A (en) * | 1983-04-15 | 1985-11-26 | Polyonics Corporation | Process for producing composite product having patterned metal layer |
US4795693A (en) * | 1983-07-13 | 1989-01-03 | American Telephone And Telegraph Company, At&T Technologies, Inc. | Multilayer circuit board fabrication process |
US4582778A (en) * | 1983-10-25 | 1986-04-15 | Sullivan Donald F | Multi-function photopolymer for efficiently producing high resolution images on printed wiring boards, and the like |
US4528259A (en) * | 1983-11-10 | 1985-07-09 | Sullivan Donald F | Printed wiring boards with solder mask over bare copper wires having large area thickened circuit pad connections |
WO1988005252A1 (en) * | 1987-01-12 | 1988-07-14 | Allied Corporation | Method for the manufacture of multilayer printed circuit boards |
-
1988
- 1988-08-01 US US07/225,671 patent/US4921777A/en not_active Expired - Fee Related
- 1988-08-02 JP JP63507008A patent/JPH03501188A/ja active Pending
- 1988-08-02 WO PCT/US1988/002632 patent/WO1989001282A1/en not_active Application Discontinuation
- 1988-08-02 EP EP88908080A patent/EP0477170A1/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2013145043A1 (ja) * | 2012-03-27 | 2015-08-03 | パナソニックIpマネジメント株式会社 | ビルドアップ基板およびその製造方法ならびに半導体集積回路パッケージ |
Also Published As
Publication number | Publication date |
---|---|
US4921777A (en) | 1990-05-01 |
EP0477170A1 (en) | 1992-04-01 |
WO1989001282A1 (en) | 1989-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH03501188A (ja) | 多層印刷回路板製造法 | |
US4897338A (en) | Method for the manufacture of multilayer printed circuit boards | |
US5891528A (en) | Printed circuit board process using plasma spraying of conductive metal | |
US4339303A (en) | Radiation stress relieving of sulfone polymer articles | |
US4283243A (en) | Use of photosensitive stratum to create through-hole connections in circuit boards | |
JPS6129195A (ja) | 多層回路基板の製造方法 | |
JPS6068690A (ja) | 印刷回路の製造方法 | |
US6368697B1 (en) | Method of manufacturing an interlayer via and a laminate precursor useful for same | |
US4413051A (en) | Method for providing high resolution, highly defined, thick film patterns | |
CA1263763A (en) | Printed circuit with chromium adhesion layer | |
US5236772A (en) | Circuit board and process for producing same | |
US5993945A (en) | Process for high resolution photoimageable dielectric | |
JP2002525882A (ja) | 多層回路の製造方法 | |
US4656314A (en) | Printed circuit | |
JPH0217355B2 (ja) | ||
JPS5816592A (ja) | 印刷回路板、金属張り積層板中間製品及びそれらの製造方法 | |
CA1134053A (en) | Producing printed circuits by soldering metal powder images | |
US4490457A (en) | Cold/dry substrate treatment technique which improves photolithographic limits of resolution and exposure tolerance | |
US6022670A (en) | Process for high resolution photoimageable dielectric | |
WO1988005252A1 (en) | Method for the manufacture of multilayer printed circuit boards | |
GB2285891A (en) | Process for producing an electronic part | |
JPS5817696A (ja) | 多層印刷配線板の製造法 | |
JPH0423391A (ja) | 多層配線回路板の製造方法 | |
JP2001196746A (ja) | プリント配線板およびプリント配線板の製造方法 | |
JPS61144092A (ja) | 熱転写法によるプリント配線板の回路形成法 |