JPH03500478A - データ変換器用ディジタル補正回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 データ変換器用ディジタル補正回路 発明の背景 発明の分野 本発明はアナログ−ディジタル及びディジタル−アナログ変換の技術に関する。

特に本発明はアナログ−ディジタル及びディジタル−アナログ変換におけるディ ジタル補正技術に関する。

本発明はここでは図に示した応用に関する特定の実施例を参照して記述されてい るがこの発明はこれに限定されない。

当業者ならこの発明の開示範囲において付加的な変形、応用が可能で実施態様を 認識できる。

関連技術の説明 より高速な、より高分解能のある、より安いアナログ−ディジタル（Ａ／Ｄ）及 びディジタル−アナログ（Ｄ／Ａ）変換器を作ることが常に要求されている。Ａ ／Ｄ変換器に関しては、分解能は変換器がアナログ入力がら得るディジタルピッ ト数に関連し、Ｄ／Ａ変換器に関しては、分解能はアナログ信号に変換するため に変換器に与えられるディジタルビット数に関連する。典型的には、高分解能Ａ ／Ｄ変換器にはアナログ入力を精密に分解する高精密な非線形回路が必要である 。このような高精密なアナログ回路を有する確がなＡ／Ｄ変換器の製造は一般に 困難で金かががる。Ｄ／Ａ変換器も同様である。しかし現在の技術では、Ａ／Ｄ 或はＤ／Ａ変換器用高精密アナログ回路よりむしろディジタル修正技術を使うこ とがもっと好ましくなって来ている。

より高分解能をもち、より安価なＡ／Ｄ変換器を得るのに使う一つの普通のディ ジタル補正回路はシグマ−デルタ演算法（Ｓｉｇｍａ−Ｄｅｌｔａ　ａｌｇｏｒ ｉｔｈｍ　）の如きものである。このやり方は一般に低分解能Ａ／Ｄ変換器と低 分解能Ｄ／Ａ変換器をフィードバック構成で使用し、高分解能Ａ／Ｄ変換器を得 ている。このフィードバックのやり方でシグマ−デルタ変換器は低分解能Ａ／Ｄ 変換器或は他の変換器要素から出るノイズに対し比較的鈍感となる。しかし、現 在のシグマ−デルタの方法には色々な問題がある。

代表的なシグマ−デルタの方法では低分解能Ｄ／Ａ変換器はすべての変換で同じ 精密さでなくてはならない、何故ならば一般にＤ／Ａ変換器の誤差はＡ／Ｄ変換 器の最終出力に直接伝わるからである。このＤ／Ａ変換器に対する精度の要求は 、度々変換器のコスト上昇となり製造困難をまねく。

低分解能Ｄ／Ａ変換器により生ずる誤差には静的なものと動的なものがある。多 くの場合動的誤差は静的誤差程問題を起さない。何故ならば典型的にＡ／Ｄ変換 器の他の部分がＡ／Ｄ変換器の速度を制限し、動的誤差の影響を減少させる。

従ってＡ／Ｄ変換器の設計に於て静的誤差にはがなりの注意が払われる。

Ａ変換器の静的誤差は単に利得を創り、すべてのＡ／Ｄ変換に於ける誤差を相殺 する。何故ならＡ／Ｄ変換器は１ビツトＤ／Ａ変換器の２つのレベルの間で線型 補間を行うからである。利得とオフセット誤差はＡ／Ｄ変換器の全ダイナミック レンジを減少させない。何故なら利得とオフセット誤差は単にＡ／Ｄ変換器の入 力レンジを変えるだけだがらである。しかし１ビツトＤ／Ａ変換器を使うことは 、多ビツトＤ／Ａ変換器を使う場合に較べＡ／Ｄ変換器の分解能と速度を減少さ せる。

従って変換速度を上げて高分解能のしかも製造コストを減少させたＡ／Ｄ及びＤ ／Ａ変換器を提供する改善された技術が必要となる。特に、シグマ−デルタ変換 器で使用する高分解能Ｄ／Ａ変換器を提供する技術が必要となる。

発明の概要 本発明のディジタル補正回路はほぼこの技術的要求に対し対処している。この発 明は入力信号からディジタル補正信号を減算する減算器３２と、減算器の出力を 濾波してディジの実施例では、改善されたアナログ−ディジタル変換器はディジ タル補正回路材の改善されたディジタル−アナログ変゛換器を有することが開示 されている。

図面の簡単な説明 第１図は第１のシグマ−デルタ　アナログ−ディジタル変換器を示す。

第２図はシグマ−デルタ　アナログ−ディジタル変換器の第２の構成を示す。

第３図は第１の別のディジタル−アナログ変換器の図を示す。

第４図は第２の別のディジタル−アナログ変換器の図を示す。

第５図は本発明の改善されたディジタル−アナログ変換器を示す。

第６図は本発明の改善されたアナログ−ディジタル変換器を示す。

発明の詳細な説明 タル（Ａ／Ｄ）変換器を先づ見直すことで最も明確に記述さ器に対する原提案を 示す。変換器１０は低分解能Ａ／Ｄ変換器１２と、低分解能ディジタル−アナロ グ（Ｄ／Ａ）　変ｍ器１４と、フィードバック構成に於ける積分器１６を備えて いる。

変換器１０は平均化されたときアナログ入力の高分解能ディジタル表現を示す一 連のディジタル値を出力する。下記の第１表は低分解能Ａ／Ｄ変換器１２と低分 解能Ｄ／Ａ変換器１４とがデータを至近の整数値に変えることができる場合に変 換器１０が振巾８．２のアナログ入力に対し出力した一連のディジタル値を示す 。変換器１０による一連のディジタル値の出力は平均が８，２である如く反復し ている。

第１表 アナログ　減算機構　積分器　ディジタル８．２　０．２　８．６　９ ８．２　−０．８　７．８　８ ８．２　０．２　８．０　８ ８．２　０．２　８．２　８ ８．２　０．２　８．４　８ す、次のサイクルの積分器１６への入力である。サイクルタイミングの間クロッ ク信号ｆ。Ｋが変換器１２及び１４と積分器１６に供給される。現サイクルに対 する減算器１８の差の出力は積分器１６へ供給され積分器は前のサイクルからの 積分器の出力にこの差を加算して、出力としてその加算値を出力する。この加算 値はＡ／Ｄ変換器１２により整数化され変換器１０のディジタル出力を得る。

Ａ／Ｄ変換器１２のディジタル出力はＤ／Ａ変換器１４にも供給される。Ｄ／Ａ 変換器１４は次のサイクルのため減算器１８へ誤差の測度としてこの変換器出力 のアナログ表現を供給する。この過程が数回くり返されたあと、変換器１０のデ ィジタル出力の平均はアナログ入力の実際の正確なディジタル表現値となる。

第１図の単純なシグマ−デルタＡ／Ｄ変換器の改善したものが第２図に示すシグ マ−デルタＡ／Ｄ変換器である。変換器２０はｍビットＡ／Ｄ変換器２２とｍビ ットＤ／Ａ変換器２４と減算器２６とを具備している。更にアナログローパスフ ィルタ２７が簡単な変換器１０の簡単な積分器１６の代りに配置され、変換器２ ０の性能を向上させている。又高級なディジタルローパスフィルタ２８が変換器 ２０の出口に付加され変換器２０の分解能を簡単なディジタル平均器を使って得 られる分解能以上に増加させた。

当業者ならこのシグマ−デルタＡ／Ｄ変換器２０は他のＡ／Ｄ変換器のやり方を 越えた数量的利点を持っていることを理解出来るであろう。特にこの変換器２０ はＢ点から０点への間で生ずる誤差に比較的敏感でない。従ってｍビットＡ／Ｄ 変換器２２の量子化誤差の影響は効果的に抑圧される。

しかし０点からＤ点へのｍビット変換器２４を通して発変換器２４での誤差の原 因となる。この誤差は２つの部類、静的と動的に、分類出来る。動的誤差（例え ば時間に関連しているもの）は一般に高変換率の場合最も問題となる。変換器２ ０の０点からＤ点への間以外の区域では、変換器の変換率が制限されているので 、動的誤差は一般に重大ではない。

しかし静的誤差は変換器２０の性能を大いに制限する。

本発明は静的誤差を少くし、このことは例証のための第３図のＤ／Ａ変換器の最 初の参考資料にもっともよく例証されている。第３図はＤ／Ａ変換器のシグマ− デルタの方法を示す。変換器３０は減算器３２と、ディジタルフィルタ３４と、 低分解能ｍビットＤ／Ａ変換器３６と、アナログフィルタ３３と、高分解能ｎビ ットＡ／Ｄ変換器３８とを有する。

しかし、Ａ／Ｄ変換器３８はシグマ−デルタＡ／Ｄ変換器２０のＤ／Ａ変換器２ ４と同じ高い精度が要求される。従ってＤ／Ａ変換器２４の場合のように、Ａ／ Ｄ変換器３８で発生する誤差は変換器３０のフィードバックにより抑圧されない 。このことはＤ／Ａ変換器をやろうとするこの単純なシグマ−デルタの効用を制 限する。

第４図はｍビットＤ／Ａ変換器３７を付加したこと以外はＤ／Ａ変換器３０と同 一のＤ／Ａ変換器４０を示す。ｍビットＤ／Ａ変換器３７への入力は低分解能デ ィジタル信号であり、ｎビットＡ／Ｄ変換器３８の出力は高分解能ディジタル出 力であるから、三者の組合せは２　Ｘｎビットメモリーで置換することが出来る 。従って第５図にある本発明の結果的に改善されたＤ／Ａ変換器５０に示す如き ｎビットＡ／Ｄ本発明のＤ／Ａ変換器５０はディジタルフィルタ３４の出力から 減算器３２に至るフィードバックループに挿入された２１×ｎメモリ３９を持っ ている。第４図のｍビットＤ／Ａ変換器３７とｎピッ）Ａ／Ｄ変換器３８が、本 発明のＤ／Ａ変換器５０では２１０　ｘ　ｎメモリ３９で置換されている。

２°×ｎメモリ３９は標準メモリ例えばＲＯＭでよい。本発明の変換器５０の構 成は第３図のものと同じである。変換器５０の動作は変換器３０のものとは異る 。メモリ３９はフィルタ３４のディジタル出力（これはＲＯＭアドレスとして働 く）を、従来の変換器３８により生成されるような誤差を有しない理想的なディ ジタル出力に変換するルックアップテーブルを記憶する。このようにしてこのメ モリは理想的変換器の転換機能を記憶する。当業者は変換器５０の特性がメモリ ３９に記憶された転換機能を単純に変えることで変更出来ると評価するであろう 。更に多くの変換器の特性である非直線性転換機能が記憶される。メモリ３９の 内容はコンビニータシミュレーションによるか或は当業者に知られている経験的 な方法できめられる。

第６図はＤ／Ａ変換器５０が電子的ビルドインブロックとして単独で使用出来る こと、或は変換器５０が関連技術のＡ／Ｄ変換器２０に於けるｍビットＤ／Ａ変 換器２４と置換できることを図で示している。改良型Ａ／Ｄ変換器６０は第１の 減算器２６と、アナログフィルタ２７と、ｍビットＡ／Ｄ変換器２２と、第１の ディジタルフィルタ２８と第２の減算器３２と第２のディジタルフィルタ３４と ２　Ｘｎビットメモリ３９とｍビットＤ／Ａ変換器３６とを備えている。変換器 ６０はアナログ入力を受け出力としてアナログ入力のディジタル表現を供給する 。

アナログ入力はＤ／Ａ変換器３６から前のサイクルからのアナログ誤差信号も受 ける減算器２６に入る。サイクルタイミングはクロックｆｃＫで制御される。減 算器２６はその差を出力するためアナログ入力からアナログ誤差信号を差し引い ており、この差の出力は変換器６０へのアナログ入力と変換器６０からのディジ タル出力との間の誤差を表わしている。

この差の出力はアナログフィルタ２７に入るが、このアナログフィルタ２７はこ の差の出力を前のサイクルからのアナログフィルタ２７の出力に加算し、この加 算値を出力として供給する。そこでＡ／Ｄ変換器２２はこの加算値をディジタル フィルタ２８へ入るディジタル信号とするためディジタル化する。ディジタルフ ィルタ２８はこのディジタル信号を濾波して変換器６０からディジタル出力を供 給する。

Ａ／Ｄ変換器２２からのディジタル信号は、減算器３２にも入る。更にこの減算 器３２はメモリ３９からディジタル補正信号も受ける。ディジタル補正信号がデ ィジタル信号から取り出され、ディジタルフィルタ３４に供給される。ディジタ ルフィルタ３４はこの信号を濾波してディジタル誤差信号をＤ／Ａ変換器３６へ 供給する。Ｄ／Ａ変換器３６はディジタル誤差信号を減算器２６に供給されるア ナログ誤差信号に変換する。

メモリ３９も非入力としてこのディジタル誤差信号を受け取る。メモリ３９は前 サイクルからのディジタル誤差信号に基づく次のサイクルのためのディジタル補 正信号を供給する。このディジタル補正信号は、従来の変換器で使用された誤差 信号に比べより高い精度で減算器２６に誤差信号を供給するので変換器６０の分 解能が増加する。

ここでは本発明が図示した実施例と特定の応用について記述されて来たが、この 発明はそれに限定されない。当業者なら更に変形応用が可能である。例えば減算 器３２と・ディジタルフィルタ３４とメモリ３９とを有するディジタル補正回路 はディジタル入力を補正したディジタル出力として供給することを要する他の応 用にも使用出来る。更にｍビットＡ／Ｄ変換器２２及びｍビットＤ／Ａ変換器３ ６のビット数は本発明の分野を離れることなしに変更出来る。その上、アナログ フィルタ２７とディジタルフィルタ２８及び３４は本発明の分野を離れることな しにローパスフィルタ或は他の形のフィルタであり得る。

そこで以下の請求項が何等かの及びすべてのそのような変更、応用、及び実施例 を包含すると考えている。

国際調、査報告

Claims (26)

【特許請求の範囲】
1. １．データ変換器用ディジタル補正回路であって、前記ディジタル補正回路へ入 力されるディジタル入力からディジタル補正信号を差し引く減算器手段と、前記 減算器手段の出力を濾波して前記ディジタル補正回路からディジタル出力を得る ディジタルフィルタ手段と、前記ディジタル補正信号を供給するメモリ手段とを 具備するディジタル補正回路。
2. ２．前記メモリ手段が記憶された変換転送機能を伴うルックアップテーブルであ る請求項１に記載のディジタル補正回路。
3. ３．前記ルックアップテーブルがアドレス入力として前記ディジタル出力を受け 、出力とし前記イジタル補正信号を供給する請求項２に記載のディジタル補正回 路。
4. ４．前記ディジタルフィルタがローパスフィルタである請求項１に記載のディジ タル補正回路。
5. ５．改良形アナログーディジタル変換器へのアナログ入力からアナログ誤差信号 を差し引く第１減算器手段と、前記第１減算器手段の出力を濾波するアナログフ ィルタ手段と、 前記アナログフィルタ手段の出力をディジタル信号に変換するディジタル変換器 手段と、 前記ディジタル信号を濾波して改良形アナログーディジタル変換器の出力として 濾波したディジタル信号を供給する第１ディジタルフィルタ手段と、 前記ディジタル信号からディジタル誤差信号を供給するディジタル補正手段と、 前記アナログ誤差信号へ前記ディジタル誤差信号を変換するアナログ変換器手段 とを具備する前記改良形アナログーディジタル変換器。
6. ６．前記ディジタル補正手段が、ディジタル補正信号を供給するメモリ手段と、 前記ディジタル入力信号から前記ディジタル補正信号を差し引く第２減算器手段 と、前記第２減算器手段の出力を濾波して前記ディジタル誤差信号を供給する第 ２ディジタルフィルタ手段とを有する請求項５に記載の改良形アナログーディジ タル変換器。
7. ７．前記メモリー手段が記憶された変換転送機能を伴うルックアップテーブルで ある請求項６に記載の改良形アナログーディジタル変換器。
8. ８．前記ルックアップテーブルが前記ディジタル誤差信号をアドレス入力として 受け、前記ディジタル補正信号を出力として供給する請求項７に記載の改良形ア ナログーディジタル変換器。
9. ９．前記第２ディジタルフィルタがローパスフィルタである請求項６に記載の改 良形アナログーディジタル変換器。
10. １０．前記アナログフィルタ手段がローパスフィルタである請求項５に記載の改 良形アナログーディジタル変換器。
11. １１．前記第１ディジタルフィルタ手段がローパスフィルタである請求項５に記 載の改良形アナログーディジタル変換器。
12. １２．改良形ディジタルーアナログ変換器へのディジタル入力からディジタル補 正信号を差し引く減算器手段と、前記減算器手段の出力を濾波して濾波したディ ジタル信号を供給するディジタルフィルタ手段と、改良形ディジタルーアナログ 変換器による出力のため前記濾波されたディジタル信号をアナログ信号に変換す るアナログ変換器手段と、 前記濾波されたディジタル信号から前記ディジタル補正信号を供給するメモリ手 段とを具備する改良形ディジタルーアナログ変換器。
13. １３．前記メモリ手段が記憶された変換転送機能を伴うルックアップテーブルで ある請求項１２に記載の改良形ディジタルーアナログ変換器。
14. １４．前記ルックアップテーブルがアドレス入力として前記濾波されたディジタ ル信号を受け、出力として前記ディジタル補正信号を供給する請求項１３に記載 の改良形ディジタルーアナログ変換器。
15. １５．前記ディジタルフィルタ手段がローパスフィルタである請求項１２に記載 のディジタルーアナログ変換器。
16. １６．前記アナログ変換器手段が前記アナログ信号を濾波するアナログフィルタ 手段を有する請求項１２に記載の改良形ディジタルーアナログ変換器。
17. １７．前記アナログフィルタ手段がローパスフィルタである請求項１６に記載の 改良形ディジタルーアナログ変換器。
18. １８．改良されたアナログーディジタル変換器へのアナログ入力からアナログ誤 差信号を差し引く第１減算器手段と、前記減算器手段の出力を濾波するアナログ フィルタ手段と、 前記アナログフィルタ手段の出力をディジタル信号に変換するディジタル変換器 手段と、 前記ディジタル信号を濾波して改良形アナログーディジタル変換器の出力として 濾波されたディジタル信号を供給する第１ディジタルフィルタ手段と、 入力として前記ディジタル信号を受け、出力として前記アナログ誤差信号を供給 する改良形ディジタルーアナログ変換器とを具備するアナログーディジタル変換 器。
19. １９．前記改良形ディジタルーアナログ変換器が前記ディジタルと信号からディ ジタル補正信号を差し引く減算器手段と前記減算器手段の出力を濾波してディジ タル誤差信号を供給する第２ディジタルフィルタ手段と、改良形ディジタルーア ナログ変換器による出力のために前記ディジタル誤差信号をアナログ誤差信号に 変換するアナログ変換器手段と、前記ディジタル誤差信号から前記ディジタル補 正信号を供給するメモリ手段とを備える請求項１８に記載の改良形アナログーデ ィジタル変換器。
20. ２０．前記メモリ手段が記憶された変換転送機能を伴うルックアップテーブルで ある請求項１９に記載の改良形アナログーディジタル変換器。
21. ２１．前記ルックアップテーブルがアドレス入力として前記ディジタル誤差信号 を受け、出力として前記ディジタル補正信号を供給する請求項２０に記載の改良 形アナログーディジタル変換器。
22. ２２．前記第２ディジタルフィルタ手段がローパスフィルタである請求項１９に 記載の改良形アナログーディジタル変換器。
23. ２３．前記第１ディジタルフィルタ手段がローパスフィルタである請求項１８に 記載の改良形アナログーディジタル変換器。
24. ２４．前記アナログフィルタ手段がローパスフィルタである請求項１８に記載の 改良形アナログーディジタル変換器。
25. ２５．信号変換器に於けるディジタル信号を補正して補正されたディジタル信号 を供給する改良された方法であって、その方法が、 ディジタル補正信号を供給するステップと、前記ディジタル信号から前記ディジ タル補正信号を差し引いて第１信号を供給するステップと、前記第１信号を濾波 して前記補正ディジタル信号を供給するステップとからなるディジタル信号の補 正方法。
26. ２６．前記ディジタル補正信号がルックアップテーブルにより供給される請求項 １９に記載の方法。