JPH034945Y2 - - Google Patents

Description

【考案の詳細な説明】 「産業上の利用分野」 この考案は２つのパルス列のパルス到来数の差
が所定の値になるまでの時間を計測する時間計測
回路に関する。

「従来の技術」 第１、第２パルス列を供給され、それら２つの
パルス列を計数し、その第１、第２パルス計数値
の差が所定の値になる毎の時間を計測する方法と
しては、予め規定された時間（Ｔ）、第１、第２
パルス列を各別のカウンタで計数し、それら計数
値の差（△Ｎ）を演算により求め、その差の値
（△Ｎ）と計数時間（Ｔ）とから、パルス列来数
の差が所定の値になる時間を演算により算出して
いた。例えば、第１、第２パルス列の計数値の差
がｎに成る時までの時間ｔは（Ｔ／△Ｎ）・ｎに
より求めることができる。

「考案が解決しようとする問題点」 このように、２つのパルス列を各別のカウンタ
で計数し、それらの計数値をもとに演算をするこ
とによつて、到来数に所定の差が生ずる時間を求
める従来の方法では、計数を始める時及び終了す
る時に、到来するパルス差間隔の1/2の量子化誤
差が生じてしまい、正確な時間測定をすることは
できなかつた。即ち、２つのパルス列の到来数の
差が僅かであつて、精度の良い測定を必要とする
場合ほど、その差が出る間隔は大きくなり、従つ
て、そのための量子化誤差が大きくなるという不
都合があつた。

「問題点を解決するための手段」 この考案は、以上のような従来の問題点を解決
し、２つのパルス列のパルス到来数の差が任意の
所定値になるまでの時間を精度良く測定する手段
を提供するものである。

即ち、第１、第２パルスをそれぞれアツプカウ
ント及びダウンカウントする第１可逆カウンタ
と、第１、第２パルスをそれぞれダウンカウント
及びアツプカウントする第２可逆カウンタとを設
け、第１、第２パルス列の何れが多いかを検出
し、多い方のパルス列をアツプカウントした可逆
カウンタの計数出力値を選択する選択回路、つま
り計数値の絶対値を求める。

一方、検出すべき第１、第２パルス列の到来数
の差が設定される設定器からの出力と、選択回路
の出力とを一致検出回路により比較する。この一
致検出回路の出力は第１、第２可逆カウンタに与
えられ、それまでの計数値をクリアすると共に、
その一致検出出力は読込カウンタにも与えられ、
読込カウンタは基準クロツクパルスを計数する経
時カウンタの経時出力を取込む。従つてその時の
時刻とその直前に取込んだ時刻との差から第１、
第２パルス列の到来数の差が所定値になるまでの
時間を計測することができる。

「実施例」 第１図はこの考案による、２つのパルス列の到
来パルス数が所定の差になる毎の時間を計測する
時間計測回路の例を示す図である。

時間計測回路の第１パルス入力端子１１及び第
２パルス入力端子１２には互いに独立した第１パ
ルス列P₁と第２パルス列P₂が供給される。この
考案では、これら２つのパルス列P₁，P₂の到来
パルス数の差分△Ｎを検出する。そのためこの例
では、第１パルス入力端子１１及び第２パルス入
力端子１２は第１可逆カウンタ１３のアツプカウ
ント入力端１３Ａ及びダウンカウント入力端１３
Ｂに接続され、第１可逆カウンタ１３はそれぞれ
の入力端子１３Ａ，１３Ｂから供給される第１パ
ルス列P₁及び第２パルス列P₂をアツプカウント
及びダウンカウントする。

又、第１パルス入力端子１１及び第２パルス入
力端子１２は第２可逆カウンタ１４のダウンカウ
ント入力端１４Ａ及びアツプカウント入力端１４
Ｂに接続され、第２可逆カウンタ１４は第１パル
ス列P₁及び第２パルス列Ｐをダウンカウント及
びアツプカウントする。

可逆カウンタは、そのアツプカウント入力端に
パルスが供給される度に、それまでの計数値に１
を加算し、ダウンカウント入力端にパルスが供給
されるとそれまでの計数値から１を減算する。い
ま、第１パルス列P₁が第２パルス列P₂よりも単
位時間当りに到来するパルス数が平均して多い場
合、第１可逆カウンタ１３のアツプカウント入力
端１３Ａへ供給されるパルス数の方が、そのダウ
ンカウント入力端１３Ｂに供給されるパルス数よ
りも多いため、第１可逆カウンタ１３の計数値は
傾向として初期値の０から１，２，３，……のよ
うに増加してゆく。他方、第２可逆カウンタ１４
は、そのダウンカウント入力端１４Ａに供給され
るパルス数の方が多いため、その計数値は減少し
てゆく。この例では、第１、第２可逆カウンタ１
３，１４はそれぞれ２桁の通常の16進数カウンタ
で構成された場合で説明する。即ち、この第２可
逆カウンタ１４は、０、つまり00₁₆の初期値から
１を減算して、00₁₆−１＝−１、即ち、桁下げ信
号出力端１４ＣからＬ−レベルの桁下げ信号を出
力し、その計数値は16進数でFF₁₆となる。

第２パルス列P₂の方が第１パルス列P₁よりも
多い場合には、第１可逆カウンタ１３が減算し、
その桁下げ信号出力端１３ＣからＬ−レベルの桁
下げ信号が出力され、他方、第２可逆カウンタ１
４は計数値に加算する傾向をとる。

第１可逆カウンタ１３及び第２可逆カウンタ１
４のＬ−レベルの桁下げ信号出力は選択回路１５
に供給される。この例では、選択回路１５はフリ
ツプフロツプ回路１６とそのフリツプフロツプ回
路１６Ａの出力に制御されるゲート回路１７とか
ら成つている。ここでは、第１可逆カウンタ１３
の桁下げ信号はフリツプフロツプ回路１６のセツ
ト端子１６Ａに与えられ、第２可逆カウンタ１４
の桁下げ信号はリセツト端子１６Ｂに与えられ
る。

即ち、第１可逆カウンタ１３のＬ−レベルの桁
下げ信号がフリツプフロツプ回路１６のセツト端
子１６Ａに供給されると、フリツプフロツプ回路
１６の負信号出力端１６Ｂからは選択制御信号と
して、Ｌ−信号が出力され、他方、第２可逆カウ
ンタ１４のＬ−レベルの桁下げ信号がフリツプフ
ロツプ回路１６のリセツト端子１６Ｃに供給され
ると、フリツプフロツプ回路１６の負信号出力端
１６Ｂからは選択制御信号として、Ｈ−信号が出
力される。この負信号出力端１６Ｂからの選択制
御信号はゲート回路１７の選択端子１７Ａに供給
される。

一方、第１及び第２可逆カウンタ１３，１４の
出力端１３Ｄ，１４Ｄからの計数値信号出力１３
ｄ，１４ｄはゲート回路１７の第１入力端１７Ｂ
及び第２入力端１７Ｃにそれぞれ供給され、供給
された２つの計数値信号１３ｄ，１４ｄはゲート
回路１７の出力端１７Ｄから選択的に出力され
る。例えば、選択端子１７Ａへ与えられる選択制
御信号がＨ信号の場合には、第１、第２入力端１
７Ｂ，１７Ｃに供給された信号１３ｄ，１４ｄの
内の第１入力端１７Ｂに供給されている信号１３
ｄ、つまり第１可逆カウンタ１３の計数値信号が
出力され、選択端子１７Ａへの信号がＬ−信号の
場合には、第２入力端１７Ｃに供給されている信
号１４ｄ、つまり第２可逆カウンタ１４の計数値
信号が出力される。

更にこの考案では、第１、第２パルス列P₁，
P₂のパルス到来数の差が幾つに成つたら、その
時の時刻を記憶するかを設定する設定器１８が設
けられる。この設定器１８への設定数値は任意に
再設定可能であつて、かつ第１、第２可逆カウン
タ１３，１４が16進数のカウンタであるならば、
16進数字で設定される。

選択回路１５の出力は一致検出回路１９の第１
比較信号入力端１９Ａに供給され、設定器１８か
らの設定値出力は一致検出回路１９の第２比較信
号入力端１９Ｂに供給される。この一致検出回路
１９は第１、第２比較信号入力端１９Ａ，１９Ｂ
に供給された信号を比較し、２つの信号が同じ値
になると、出力端１９Ｃから一致検出信号１９ｃ
を出力する。

この一致検出信号１９ｃは第１、第２可逆カウ
ンタ１３，１４のそれぞれのクリア端子１３Ｅ，
１４Ｅに与えられ、第１、第２可逆カウンタ１
３，１４はそれまでの計数値をクリアし、その後
に到来するパルス列P₁，P₂の計数をそれぞれ０
から始める。

一方、クロツク源２１からは基準クロツクパル
スcpが出力され、経時カウンタ２２のクロツク
入力端２２Ａに供給される。この基準クロツクパ
ルスcpは時間計測の基準となるもので、この時
間計測回路の測定精度に直接的に影響を及ぼす。
例えば、この基準クロツクパルスcpは安定した
10⁶Hzのものが使用される。経時カウンタ２２は
この基準クロツクパルスcpをカウントし、その
計数出力、つまり経時時刻出力２２ｂは読込みレ
ジスタ２３の入力端２３Ａに供給される。

この読込みレジスタ２３は一致検出回路１９か
らの一致検出出力１９ｃが与えられると、その時
の経時時刻出力２２ｂを読込みレジスタ２３内に
取込む。従つて、第１又は第２可逆カウンタ１
３，１４の計数値信号１３ｄ，１４ｄ、つまり、
第１、第２パルス列P₁，P₂の到来数の差が、設
定器１８に設定された数と同じになつた時の時刻
ｔが読込みレジスタ２３に読み込まれ保持され
る。

第２図は設定器１８にパルス到来数の差の値と
して、設定器１８に“３”が設定されている場合
の、この時間計測回路のタイムチヤートを示す。

基準クロツクパルスcpは時間計測ｔの精度に
直接影響を及ぼすので、安定したクロツク源２１
から発生されたものである。第１図には示してな
いが、システムリセツト信号ｒがＨ−レベルにな
ると、この時間計測回路は動作を始める。経時カ
ウンタ２２は基準クロツクパルスcpの計数を
“０”から開始し、第１、第２可逆カウンタ１３，
１４も到来する２系統のパルス列P₁，P₂の計数
を“０”から始める。最初に、第１パルスp₁が到
来すると、その第１パルスp₁は第１可逆カウンタ
１３のアツプカウント入力端１３Ａ及び第２可逆
カウンタ１４のダウンカウント入力端１４Ａに供
給され、第１可逆カウンタ１３はアツプカウント
して“１”の計数値を出力し、第２可逆カウンタ
１４はダウンカウントして“00₁₆”−１＝“FF₁₆”
を出力すると共に、Ｌ−レベルの桁下げ信号１４
ｃを出力する。

この桁下げ信号１４ｃはフリツプフロツプ回路
１６のリセツト端子１６Ｃに与えられ、フリツプ
フロツプ回路１６からはＨ信号の選択制御信号が
出力され、従つてゲート回路１７からは第１可逆
カウンタ１３の計数値“１”が選択して出力さ
れ、一致検出回路１９に与えられる。

次に第２図に示すように、第２パルス列P₂の
パルスp₂が到来すると、第１、第２可逆カウンタ
１３，１４はそれぞれダウンカウント及びアツプ
カウントして、それぞれの計数値“０”，“０”を
出力する。更に、第２パルスp₂が到来すると、同
様にして第１、第２可逆カウンタ１３，１４はそ
れぞれ“FF₁₆”，“１”を出力する。この際、第
１可逆カウンタ１３から桁下げ信号１３ｃが出力
され、この桁下げ信号１３ｃによりフリツプフロ
ツプ回路１６はセツトされ、従つて、ゲート回路
１７の選択出力が変わつてその出力端１７Ｄから
第２可逆カウンタ１４の計数値の“１”が出力さ
れる。更に、続けて第２パルスp₂が２つ続くと、
第２可逆カウンタ１４の計数値は“１”から
“２”，“３”に順次変化する。一致検出回路１９
ではゲート回路１７を通して第２可逆カウンタ１
４の計数値“３”がその第１比較信号入力端１９
Ａに供給され、第２比較信号入力端１９Ｂに供給
されている設定器１８からの設定値“３”と比較
し、一致検出信号１９ｃを出力する。

この一致検出信号は読込みレジスタ２３に与え
られ、読込みレジスタ２３はその時の経時カウン
タ２２の経時出力“４”を読込んで保持する。一
方、一致検出信号１９ｃは第１、第２可逆カウン
タ１３，１４のクリア端子１３Ｅ，１４Ｅにも与
えられ、第１、第２可逆カウンタ１３，１４はそ
れまでの計数値を“０”に戻し、到来するパルス
列P₁，P₂の計数を最初から開始する状態になる。

このように、２つのパルス列P₁，P₂の到来数
の差が“３”になる時刻ｔが次々に読込みレジス
タ２３に読込まれる。この読込みレジスタに読み
込まれた時刻ｔは、例えば演算処理装置２４など
に読み込むことが可能であり、演算処理装置２４
は読み込んだ時刻t₁と、その前に読み込んだ時刻
t₀との差を演算することにより、時間（Ｔ）を求
めることができる。即ち、２つのパルス列P₁，
P₂のパルス到来数の差が“３”になる時間を求
めることができる。

この第１図に示す実施例では、ゲート回路１７
の出力がレジスタ２５の入力端２５Ａに与えられ
ており、その出力は、オアゲート２６を介した第
１、第２パルスp₁，p₂により、レジスタ２５に取
り込まれ、演算処理装置２４に供給されている例
である。演算処理装置２４は必要に応じてレジス
タ２５に取り込まれている値を読込むことができ
るようになつている。

「考案の効果」 到来するパルスが設定されたパルス差になる時
刻を読込むように構成したので、従来のような演
算による方法と異なり、計測時間の両端に生ずる
量子化誤差は経時カウンタに与えられる基準クロ
ツクパルスの精度のみに依存する。つまり、一般
には、この時間計測回路は到来パルス列の時間間
隔よりも充分に速い基準クロツクパルスを用いて
動作させるものであつて、経時カウンタによる経
時時刻を読込む時に生ずる量子化誤差は基準クロ
ツクパルスの1/2に抑えることができ、非常に精
度の良い時間測定が可能になつた。従つて、この
時間計測回路を用いれば、２系統の計測器の計測
精度の評価を充分な精度で行うことができる。ま
た、例えばレーザジヤイロの右廻り光及び左廻り
光のビーム差のドリフトの評価をするのにも、従
来の方法に較べて非常に高い精度で行うことがで
き、この考案は頗る有益である。

【図面の簡単な説明】

第１図はこの考案による時間計測回路の例を示
す図、第２図はこの考案の時間計測回路のタイム
チヤートの例を示すである。 １１：第１パルス入力端子、１２：第２パルス
入力端子、１３：第１可逆カウンタ、１３Ｄ：計
数出力端、１３ｄ：計数値信号、１４：第２可逆
カウンタ、１５：選択回路、１６：フリツプフロ
ツプ回路、１７：ゲート回路、１８：設定器、１
９：一致検出回路、２１：クロツク源、２２：経
時カウンタ、２３：読込みレジスタ、２４：演算
処理装置、２５：レジスタ、２６：オアゲート、
P₁：第１パルス列、P₂：第２パルス列、cp：基
準クロツクパルス。

Claims (1)

1. 【実用新案登録請求の範囲】 第１、第２パルス列がそれぞれアツプカウント
   入力端及びダウンカウント入力端に供給され、そ
   の第１、第２パルス列をアツプカウント及びダウ
   ンカウントする第１可逆カウンタと、 上記第１、第２パルス列がそれぞれダウンカウ
   ント入力端及びアツプカウント入力端に供給さ
   れ、その第１、第２パルス列をダウンカウント及
   びアツプカウントする第２可逆カウンタと、 上記第１、第２可逆カウンタの桁下げ出力によ
   り制御され、上記第１、第２可逆カウンタの計数
   出力を選択する選択回路と、 上記第１、第２パルス列の差の値が設定される
   設定器と、 上記選択回路により選択された計数出力と上記
   設定器による設定値との一致を検出し、その一致
   検出出力で第１、第２可逆カウンタをクリアする
   一致検出回路と、 基準クロツクパルスが供給され、そのクロツク
   パルスを計数する経時カウンタと、 上記一致検出回路の一致検出出力によつて上記
   経時カウンタの計数出力を取り込む読込みレジス
   タと、 その読込みレジスタに取り込んだ計数出力と、
   その直前に取り込んだ計数出力との差を演算し
   て、上記第１、第２パルス列のパルス到来数の差
   が所定値になるまでの時間を出力する演算処理装
   置とから成る時間計測回路。