JPH0346920B2 - - Google Patents

Info

Publication number
JPH0346920B2
JPH0346920B2 JP59148408A JP14840884A JPH0346920B2 JP H0346920 B2 JPH0346920 B2 JP H0346920B2 JP 59148408 A JP59148408 A JP 59148408A JP 14840884 A JP14840884 A JP 14840884A JP H0346920 B2 JPH0346920 B2 JP H0346920B2
Authority
JP
Japan
Prior art keywords
data
address
ram
read
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59148408A
Other languages
Japanese (ja)
Other versions
JPS6127000A (en
Inventor
Shinichi Iizuka
Katsuyasu Fujii
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP14840884A priority Critical patent/JPS6127000A/en
Publication of JPS6127000A publication Critical patent/JPS6127000A/en
Publication of JPH0346920B2 publication Critical patent/JPH0346920B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はRAMに対してデータの書込み/読出
しを行う装置に係り、特にRAMの検査方法に関
する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a device for writing/reading data to/from a RAM, and particularly relates to a method for inspecting a RAM.

最近のオフイスオートメーシヨン(OA)機器
はマイクロプロセツサを内蔵し、RAMにデータ
を格納して処理するようになつてきた。そしてこ
れ等のOA機器では、コストを下げるためRAM
及び書込み/読出し回路に、誤り検出手段を持た
ないものが多い。
Recent office automation (OA) equipment has come to have a built-in microprocessor and store and process data in RAM. In order to reduce costs, these OA devices use RAM.
Also, many write/read circuits do not have error detection means.

しかしOA機器の高性能化に伴い処理するデー
タ量が増え、RAMの容量も増大している。従つ
てRAM機能の信頼性が重要視されるようになつ
てきた。そこでこれ等の機器の中には電源投入時
又はオペレータの診断時に、RAM機能のチエツ
クを行うものも少なくない。
However, as the performance of office automation equipment increases, the amount of data processed increases, and so does the capacity of RAM. Therefore, the reliability of RAM functionality has become more important. Therefore, many of these devices check the RAM function when the power is turned on or when the operator diagnoses the device.

このRAM機能チエツク時には、書込み/読出
し回路を含み確実な機能チエツクが、簡単に実施
出来ることが必要である。
When checking the RAM function, it is necessary to be able to easily perform a reliable function check including the write/read circuit.

〔従来の技術〕[Conventional technology]

RAM機能のチエツクの方法としては、まず或
アドレスにデータ〔55H〕を書込んだ後に、本当
に書込まれているかどうか読出して確認し、次に
同じアドレスにデータ〔AAH〕を書込み、これ
を読出して確認する。この動作を総てのアドレス
空間に対して行うのが一般的である。
To check the RAM function, first write data [55H] to a certain address, then read it to see if it has actually been written, then write data [AAH] to the same address, and then read it. Check. This operation is generally performed for all address spaces.

即ち010101を書込んで読出し、次に同じアドレ
スに101010を書込んで読出すことにより、データ
に誤りが発生しているかどうかでRAMの異常検
出を行う。
That is, by writing and reading 010101 and then writing and reading 101010 to the same address, RAM abnormality detection is performed based on whether an error has occurred in the data.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上記の方法によりRAM機能のチエツクを行う
と、例えばRAMのデコード回路が故障し、アド
レス信号が正しく出ていなくて、指定したアドレ
スにデータが書込まれないにも拘わらず、チエツ
ク結果が良となることがある。
If you check the RAM function using the above method, for example, the check result may be good even though the RAM decoding circuit has failed and the address signal is not output correctly and no data is written to the specified address. It may happen.

即ちアドレス信号の最下位ビツトが常に“1”
となつてしまつたとすると、〔×××0〕番地と
〔×××1〕番地のどちらを指定しても、データ
は〔×××1〕番地に書込まれる。しかし上記方
法では番地の確認をしていないため、障害が検出
されず良となつてしまうという問題がある。
In other words, the least significant bit of the address signal is always “1”
If this happens, data will be written to address [XXX1] regardless of whether address [XXXX0] or [XXXX1] is specified. However, since the above method does not check the address, there is a problem in that the fault is not detected and the fault is returned.

〔問題点を解決するための手段〕[Means for solving problems]

上記問題点は、RAMに対してデータの書込み
と読出しを行う装置において、RAMの総てのア
ドレスに特定のデータAを書込む第1の工程と、
最初のアドルスを指定してデータを読出し、その
データが前記特定のデータAかどうかを確認する
第2の工程と、特定のデータAが確認された時
に、前記アドレスを指定して前記データAとは異
なる特定のデータBを書込み、その後そのアドレ
スを指定してデータを読出し、そのデータが前記
特定のデータBかどうかを確認する第3の工程
と、特定のデータBが確認された時に、前記アド
レスより大きなアドレスのみを順次指定してデー
タを読出し、そのデータが前記特定のデータAか
どうかを確認する第4の工程とを含み、最初のア
ドレスに順次+1してRAMの残りの総てのアド
レスに対して前記第2の工程から第4の工程を行
うようにした、本発明によるRAMの検査方法に
よつて解決される。
The above problem is that in a device that writes and reads data to and from RAM, the first step is to write specific data A to all addresses of RAM;
a second step of specifying the first address to read the data and confirming whether the data is the specific data A; and when the specific data A is confirmed, specifying the address and reading the data; writes a different specific data B, then specifies the address, reads the data, and confirms whether the data is the specific data B, and when the specific data B is confirmed, the a fourth step of reading data by sequentially specifying only addresses larger than the address, and checking whether the data is the specific data A, and sequentially adding 1 to the first address to read out the data, and sequentially adding 1 to the first address to read the data. This problem is solved by a RAM inspection method according to the present invention, in which the second to fourth steps are performed on an address.

〔作用〕[Effect]

即ちRAMの各アドレス毎にデータの書込み/
読出しを行うと共に、他のアドレスのデータが破
壊されていないかどうかを検出する。
In other words, data is written/written for each address of RAM.
At the same time as reading, it is detected whether data at other addresses has been destroyed.

〔実施例〕〔Example〕

第1図は本発明の一実施例を示す回路のブロツ
ク図でプリンタの回路例を示し、第2図は第1図
の動作を説明するフローチヤートである。
FIG. 1 is a block diagram of a circuit showing one embodiment of the present invention, showing an example of a printer circuit, and FIG. 2 is a flowchart explaining the operation of FIG. 1.

マイクロプロセツサ1はROM2に格納されて
いるプログラムを読出して動作する。インタフエ
ース制御回路4からは印字データ等が入る。マイ
クロプロセツサ1は該印字データを一旦RAM3
に書込む。
The microprocessor 1 reads a program stored in the ROM 2 and operates. Print data and the like are input from the interface control circuit 4. The microprocessor 1 stores the print data in the RAM 3.
write to.

RAM3に書込まれた印字データはマイクロプ
ロセツサ1により読出され、文字コードであれば
文字発生回路7から該当する文字パターンが読出
されて印字ヘツド制御回路10に送出される。印
字ヘツド制御回路10に送出された文字パターン
は印字ヘツド11により印字される。
The print data written in the RAM 3 is read out by the microprocessor 1, and if it is a character code, the corresponding character pattern is read out from the character generation circuit 7 and sent to the print head control circuit 10. The character pattern sent to the print head control circuit 10 is printed by the print head 11.

この時マイクロプロセツサ1は同時にスペース
制御回路8を制御して、スペースモータ9を駆動
し、印字ヘツド11を運搬するキヤリツジのスペ
ース動作を行わせる。
At this time, the microprocessor 1 simultaneously controls the space control circuit 8 to drive the space motor 9 to cause the carriage carrying the print head 11 to perform a space motion.

マイクロプロセツサ1はRAM3から読出した
印字データに改行指定があると、改行制御回路5
を制御して改行モータ6を駆動し、紙送りを行わ
せる。
If the print data read from the RAM 3 includes a line feed specification, the microprocessor 1 outputs a line feed control circuit 5.
is controlled to drive the line feed motor 6 to feed the paper.

オペレータパネル13から入力ポート12を経
てマイクロプロセツサ1に、第2図に示す如く
RAM3の書込み/読出し検査開始の指示がある
と、マイクロプロセツサ1はROM2からプログ
ラムを読出して、RAM3のチエツクを開始す
る。
From the operator panel 13 to the microprocessor 1 via the input port 12, as shown in FIG.
When the microprocessor 1 receives an instruction to start a write/read test of the RAM 3, the microprocessor 1 reads a program from the ROM 2 and starts checking the RAM 3.

まずRAM3の全アドレスに特定のデータ例え
ば16進の〔55H〕を書込む。その後最初のアドレ
スを指定してそのデータを読出してみる。ここで
読出したデータが〔55H〕でなければRAM3の
異常と判定するが、読出したデータが〔55H〕で
あれば同一アドレスに別の特定のデータ例えば16
進の〔AAH〕を書込む。
First, write specific data such as hexadecimal [55H] to all addresses in RAM3. After that, specify the first address and try reading the data. If the read data is [55H], it is determined that RAM3 is abnormal, but if the read data is [55H], another specific data, for example 16, is stored at the same address.
Write [AAH] in decimal.

前記で〔AAH〕を書込んだアドレスを指定し
てデータを読出してみる。ここで読出したデータ
が〔AAH〕でなければRAM3の異常と判定す
るが、読出したデータが〔AAH〕であれば、最
初のアドレスより大きなアドレスのみを順次指定
してデータの読出しを行う。
Try reading the data by specifying the address where [AAH] was written above. If the read data is [AAH], it is determined that the RAM 3 is abnormal, but if the read data is [AAH], data is read by sequentially specifying only addresses larger than the first address.

そのデータが〔55H〕でないものがあれば
RAM3の異常か、または最初のアドレスの次の
アドレスの内容がAAHになつていたとすればそ
れはデコード回路の障害と判定するが、読出した
データが総て〔55H〕のままならば、最初のアド
レスに順次+1して、RAM3のアドレス内で上
記の動作を繰り返し、RAM3のアドレスを越え
たならば、RAM3は正常と判定して終了する。
If the data is not [55H]
If there is an error in RAM3 or if the content of the address after the first address becomes AAH, it is determined that it is a failure of the decoding circuit, but if all the read data remains [55H], then the first address is sequentially incremented by 1 and the above operation is repeated within the address of RAM3, and when the address of RAM3 is exceeded, RAM3 is determined to be normal and the process ends.

〔発明の効果〕〔Effect of the invention〕

以上説明した如く、本発明は書込み/読出し回
路を含み総てのRAM機能を容易にチエツクする
ことが出来る。
As explained above, the present invention can easily check all RAM functions including the write/read circuit.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示す回路のブロツ
ク図、第2図は第1図の動作を説明するフローチ
ヤートである。 1はマイクロプロセツサ、2はROM、3は
RAM、4はインタフエース制御回路、5は改行
制御回路、6は改行モータ、7は文字発生回路、
8はスペース制御回路、9はスペースモータ、1
0は印字ヘツド制御回路、11は印字ヘツド、1
2は入力ポート、13はオペレータパネルであ
る。
FIG. 1 is a block diagram of a circuit showing one embodiment of the present invention, and FIG. 2 is a flow chart explaining the operation of FIG. 1 is microprocessor, 2 is ROM, 3 is
RAM, 4 is an interface control circuit, 5 is a line feed control circuit, 6 is a line feed motor, 7 is a character generation circuit,
8 is a space control circuit, 9 is a space motor, 1
0 is the print head control circuit, 11 is the print head, 1
2 is an input port, and 13 is an operator panel.

Claims (1)

【特許請求の範囲】[Claims] 1 RAMに対してデータの書込みと読出しを行
う装置において、RAMの総てのアドレスに特定
のデータAを書込む第1の工程と、最初のアドレ
スを指定してデータを読出し、そのデータが特定
のデータAかどうかを確認する第2の工程と、特
定のデータAが確認された時に、前記アドレスを
指定してデータAとは異なる特定のデータBを書
込み、その後そのアドレスを指定してデータを読
出し、そのデータが特定のデータBかどうかを確
認する第3の工程と、特定のデータBが確認され
た時に、前記アドレスより大きなアドレスのみを
順次指定してデータを読出し、そのデータが特定
のデータAかどうかを確認する第4の工程とを含
み、最初のアドレスに順次+1してRAMの残り
の総てのアドレスに対して前記第2の工程から第
4の工程を行うことを特徴とするRAMの検査方
法。
1 In a device that writes and reads data to and from RAM, the first step is to write specific data A to all addresses in RAM, read the data by specifying the first address, and confirm that the data is specified. The second step is to confirm whether the data is A, and when specific data A is confirmed, specify the address and write specific data B, which is different from data A, and then specify the address and write the data The third step is to read out the data and check whether the data is specific data B, and when the specific data B is confirmed, read out the data by sequentially specifying only addresses larger than the above address, and confirm that the data is specific data B. and a fourth step of checking whether the data is data A, and sequentially adding 1 to the first address and performing the second to fourth steps for all remaining addresses in the RAM. RAM inspection method.
JP14840884A 1984-07-17 1984-07-17 Inspection method of ram Granted JPS6127000A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14840884A JPS6127000A (en) 1984-07-17 1984-07-17 Inspection method of ram

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14840884A JPS6127000A (en) 1984-07-17 1984-07-17 Inspection method of ram

Publications (2)

Publication Number Publication Date
JPS6127000A JPS6127000A (en) 1986-02-06
JPH0346920B2 true JPH0346920B2 (en) 1991-07-17

Family

ID=15452118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14840884A Granted JPS6127000A (en) 1984-07-17 1984-07-17 Inspection method of ram

Country Status (1)

Country Link
JP (1) JPS6127000A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62273691A (en) * 1986-05-22 1987-11-27 Canon Inc Electronic apparatus
JP2811580B2 (en) * 1989-04-28 1998-10-15 エヌシーアール インターナショナル インコーポレイテッド LSI memory test method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56101699A (en) * 1980-01-14 1981-08-14 Meidensha Electric Mfg Co Ltd Ram fault diagnostic system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56101699A (en) * 1980-01-14 1981-08-14 Meidensha Electric Mfg Co Ltd Ram fault diagnostic system

Also Published As

Publication number Publication date
JPS6127000A (en) 1986-02-06

Similar Documents

Publication Publication Date Title
JPH0346920B2 (en)
JPH05324950A (en) Logical card for information processor
KR100216045B1 (en) Bit arithmetic processing method and apparatus of programmable controller
KR830002883B1 (en) Micro programmable controller
KR0121094B1 (en) The method of memory system
JPH0528058A (en) Memory address bus test system
JPH079636B2 (en) Bus diagnostic device
JPS58188398A (en) Memory error detection and correction device
JPH03266154A (en) Information processor
JP2510663B2 (en) Error control method
JPH0528056A (en) Memory device
JPH04324551A (en) Memory circuit
JPS59197943A (en) System for detecting address space of memory
JPH10124341A (en) Fault diagnostic method
JPH07219856A (en) Memory device
JPH0934801A (en) Method for detecting pointer control abnormality for fifo
JPH07244613A (en) Dual-memory control method
KR950015087A (en) Memory Diagnostic Device and Method
JP2002215471A (en) Memory port, storage device and information processing system
JPS62202642A (en) Memory function confirming and processing system
JPH04304530A (en) Self-diagnostic method for cpu peripheral circuit
JPS60549A (en) Memory testing system
JPH0728716A (en) I/o control method
JPH05257823A (en) Information processor
JPS5883398A (en) Correction system for main memory information