JPH0344477B2 - - Google Patents
Info
- Publication number
- JPH0344477B2 JPH0344477B2 JP57184912A JP18491282A JPH0344477B2 JP H0344477 B2 JPH0344477 B2 JP H0344477B2 JP 57184912 A JP57184912 A JP 57184912A JP 18491282 A JP18491282 A JP 18491282A JP H0344477 B2 JPH0344477 B2 JP H0344477B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- output
- playback
- state
- braking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000007704 transition Effects 0.000 claims description 5
- 238000007562 laser obscuration time method Methods 0.000 claims 1
- 230000008929 regeneration Effects 0.000 claims 1
- 238000011069 regeneration method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 18
- 230000004913 activation Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/18—Driving; Starting; Stopping; Arrangements for control or regulation thereof
- G11B15/1808—Driving of both record carrier and head
- G11B15/1875—Driving of both record carrier and head adaptations for special effects or editing
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はビデオテープレコーダー（VTR）の
スチル、スローモーシヨン再生においてテープを
間欠的に駆動する間欠駆動回路に関する。
スチル、スローモーシヨン再生においてテープを
間欠的に駆動する間欠駆動回路に関する。
従来より通常利用されている間欠駆動回路の回
路ブロツク図及び要部波形図を夫々第１、第２図
に示す。第１図において１はRFスイツチングパ
ルスRFを入力とする端子、２はスチル、スロー
モーシヨン再生時にハイレベルとなる指令信号の
入力端子、３は両端子１，２に接続されるAND
ゲート、４はスロー比を決定する分周器、５は分
周器４の出力を入力とするRF遅延用の単安定マ
ルチバイブレーターMM、６は起動パルスの幅を
決定する起動MMであつて起動MM６の出力はＲ
−ＳフリツプフロツプFF７のセツト入力（SET）
に印加されると共に、起動パルス出力端子８に供
給される。
路ブロツク図及び要部波形図を夫々第１、第２図
に示す。第１図において１はRFスイツチングパ
ルスRFを入力とする端子、２はスチル、スロー
モーシヨン再生時にハイレベルとなる指令信号の
入力端子、３は両端子１，２に接続されるAND
ゲート、４はスロー比を決定する分周器、５は分
周器４の出力を入力とするRF遅延用の単安定マ
ルチバイブレーターMM、６は起動パルスの幅を
決定する起動MMであつて起動MM６の出力はＲ
−ＳフリツプフロツプFF７のセツト入力（SET）
に印加されると共に、起動パルス出力端子８に供
給される。
９は再生コントロール信号CTLを入力とする
端子、１０はCTL信号とFF７からの駆動パルス
（後述）とを入力するANDゲート、１１はスロー
トラツキング用のMM（スローMM）、１２はスロ
ーMM１１によりトリガされ制動パルスの幅を決
定する制動MMである。制動MM１２の出力は制
動パルス出力端子１３に印加されると共に、FF
７のリセツト入力（RESET）へ与えられる。従
い、FF７は起動パルスによつてセツトされ、制
動パルスによりリセツトされることとなり、FF
７の出力は駆動パルスとしてANDゲート１０及
び駆動パルス出力端子１４に供給される。
端子、１０はCTL信号とFF７からの駆動パルス
（後述）とを入力するANDゲート、１１はスロー
トラツキング用のMM（スローMM）、１２はスロ
ーMM１１によりトリガされ制動パルスの幅を決
定する制動MMである。制動MM１２の出力は制
動パルス出力端子１３に印加されると共に、FF
７のリセツト入力（RESET）へ与えられる。従
い、FF７は起動パルスによつてセツトされ、制
動パルスによりリセツトされることとなり、FF
７の出力は駆動パルスとしてANDゲート１０及
び駆動パルス出力端子１４に供給される。
次に第２図の要部波形図に従い簡単に動作を説
明する。入力端子２が第２図Ｆの如くハイレベル
となるとRFパルスＡは分周器４により1/Nに分
周される。1/N分周されたRFパルスはRF遅延
MM５に入力され、該RF遅延MM５の出力が起
動MM６をトリガすることによつてRFパルスＡ
の立上りよりも遅れた起動パルスＣが出力され
る。起動パルスＣはキヤプスタンモーターの駆動
回路（図示せず）に印加されて、キヤプスタンモ
ーターが回転を始めテープが走行する。FF７は
起動パルスＣによりセツトされて駆動パルスＥは
ハイレベルとなる。
明する。入力端子２が第２図Ｆの如くハイレベル
となるとRFパルスＡは分周器４により1/Nに分
周される。1/N分周されたRFパルスはRF遅延
MM５に入力され、該RF遅延MM５の出力が起
動MM６をトリガすることによつてRFパルスＡ
の立上りよりも遅れた起動パルスＣが出力され
る。起動パルスＣはキヤプスタンモーターの駆動
回路（図示せず）に印加されて、キヤプスタンモ
ーターが回転を始めテープが走行する。FF７は
起動パルスＣによりセツトされて駆動パルスＥは
ハイレベルとなる。
テープが走行を開始してCTL信号Ｂが検出さ
れると、駆動パルスＥがハイレベルである為
ANDゲート１０が開き、スローMM１１がトリ
ガされる。スローMM１１の出力により制動MM
１２が準安定状態となり、CTL信号Ｂの立上り
より遅延された制動パルスＤが出力される。キヤ
プスタンモーターの駆動回路は制動パルスを受け
て、キヤプスタンモーターに前記起動時とは逆の
電圧を印加することによりキヤプスタンモーター
に制動をかけ、テープ走行を停止する。一方、
FF７は制動パルスの前縁のタイミングでリセツ
トされる。駆動パルスＥは、キヤプスタンモータ
ーが速度制御を受けるために利用される。
れると、駆動パルスＥがハイレベルである為
ANDゲート１０が開き、スローMM１１がトリ
ガされる。スローMM１１の出力により制動MM
１２が準安定状態となり、CTL信号Ｂの立上り
より遅延された制動パルスＤが出力される。キヤ
プスタンモーターの駆動回路は制動パルスを受け
て、キヤプスタンモーターに前記起動時とは逆の
電圧を印加することによりキヤプスタンモーター
に制動をかけ、テープ走行を停止する。一方、
FF７は制動パルスの前縁のタイミングでリセツ
トされる。駆動パルスＥは、キヤプスタンモータ
ーが速度制御を受けるために利用される。
従つてテープはRFパルスに基づいて起動され、
標準再生時と略同じ速度にまで加速され、速度制
御をかけられた状態で走行し、CTL信号に基づ
く制動パルスにより停止することになる。この様
にするのは、停止時のノイズ引込みを行なう為で
あつて、各MM５，６，１１，１２の時定数は、
画面からノイズが消える様に調整される。実際に
使用する場合にはスローMM１１の可変抵抗
（VR）のみでスローモーシヨン及びスチル再生
におけるトラツキングを調整する。スローモーシ
ヨン再生は、上述の間欠駆動回路により、テープ
を間欠駆動することを継続して行なうことによ
り、実現できる。一方スチル再生はテープが停止
した段階で、キヤプスタンモーターの駆動回路を
不作動とする等の手段でノイズレスのスチル再生
が実現できる。
標準再生時と略同じ速度にまで加速され、速度制
御をかけられた状態で走行し、CTL信号に基づ
く制動パルスにより停止することになる。この様
にするのは、停止時のノイズ引込みを行なう為で
あつて、各MM５，６，１１，１２の時定数は、
画面からノイズが消える様に調整される。実際に
使用する場合にはスローMM１１の可変抵抗
（VR）のみでスローモーシヨン及びスチル再生
におけるトラツキングを調整する。スローモーシ
ヨン再生は、上述の間欠駆動回路により、テープ
を間欠駆動することを継続して行なうことによ
り、実現できる。一方スチル再生はテープが停止
した段階で、キヤプスタンモーターの駆動回路を
不作動とする等の手段でノイズレスのスチル再生
が実現できる。
さて、スローモーシヨン又はスチル再生モード
の直前のVTRの状態が、再生又は２倍速再生の
モードである場合を考えてみる。この場合間欠駆
動を行なう前にはテープが連続的に駆動されて来
行している状態が存在している。この状態で間欠
駆動状態に入ると、第３図イに示す様にテープが
停止すべき時にテープが走行しているという事態
が発生する。すなわちこれは従来例では起動→制
動のサイクルが繰り返されているので、間欠駆動
にはいる以前にテープが走行していれば、間欠駆
動動作にはいつてまず加速され、ついで制動が加
えられる為である（第３図参照）。
の直前のVTRの状態が、再生又は２倍速再生の
モードである場合を考えてみる。この場合間欠駆
動を行なう前にはテープが連続的に駆動されて来
行している状態が存在している。この状態で間欠
駆動状態に入ると、第３図イに示す様にテープが
停止すべき時にテープが走行しているという事態
が発生する。すなわちこれは従来例では起動→制
動のサイクルが繰り返されているので、間欠駆動
にはいる以前にテープが走行していれば、間欠駆
動動作にはいつてまず加速され、ついで制動が加
えられる為である（第３図参照）。
上記の様に間欠駆動状態となつても、停止状態
にあるべき時にテープが停止していないと、その
期間ノイズを垂直ブランキング期間内に引き込む
ことができず、正常な間欠駆動状態となるまでの
画面が見苦しくなる。またスチル再生の場合には
通常の場合よりもノイズを引き込むまでの時間が
長くなり、これを考慮に入れて、スチル再生指令
から実際にテープを停止させるまでの時間を長く
設定すると、本当にスチル再生したい画面が終つ
てしまうというおそれがあり、改善が望まれてい
た。
にあるべき時にテープが停止していないと、その
期間ノイズを垂直ブランキング期間内に引き込む
ことができず、正常な間欠駆動状態となるまでの
画面が見苦しくなる。またスチル再生の場合には
通常の場合よりもノイズを引き込むまでの時間が
長くなり、これを考慮に入れて、スチル再生指令
から実際にテープを停止させるまでの時間を長く
設定すると、本当にスチル再生したい画面が終つ
てしまうというおそれがあり、改善が望まれてい
た。
本発明は上記の点に鑑みてなされたものであ
り、連続的にテープが駆動され走行している状態
（連続走行状態）、すなわち通常再生、倍速再生な
どのモードから、スローモーシヨン再生及びスチ
ル再生におけるテープが間欠駆動されている状態
（間欠駆動走行状態）への移行が速やかに行なう
ことのできる間欠駆動回路を提供することを目的
とする。
り、連続的にテープが駆動され走行している状態
（連続走行状態）、すなわち通常再生、倍速再生な
どのモードから、スローモーシヨン再生及びスチ
ル再生におけるテープが間欠駆動されている状態
（間欠駆動走行状態）への移行が速やかに行なう
ことのできる間欠駆動回路を提供することを目的
とする。
本発明は従来の間欠駆動回路において連続走行
状態から間欠駆動走行状態への移行時に、キヤプ
スタンモーターを起動する少なくとも最初の起動
パルスの出力を禁止する手段を備えることによ
り、上記目的を達成するものである。
状態から間欠駆動走行状態への移行時に、キヤプ
スタンモーターを起動する少なくとも最初の起動
パルスの出力を禁止する手段を備えることによ
り、上記目的を達成するものである。
第４図及び第５図に本発明の一実施例の回路ブ
ロツク図と、その要部波形図を示す。第４図にお
いて従来と同じものには同一図番を付して説明を
略する。尚、各MMの時定数回路は省略してあ
る。１５はＤタイプのフリツプフロツプＤ−FF
であつてデータ入力（Da）にはスチル、スロー
モーシヨン再生指令が印加される。Ｄ−FF１５
のクロツク入力（CLK）には、起動MM６の出
力がインバータ１６により反転されて、さらに微
分回路１７を介して印加される。Ｄ−FF１５の
出力Ｑは起動パルスと共にANDゲート１８へ入
力される。ANDゲート１８の出力は新しい起動
パルスとして利用される。
ロツク図と、その要部波形図を示す。第４図にお
いて従来と同じものには同一図番を付して説明を
略する。尚、各MMの時定数回路は省略してあ
る。１５はＤタイプのフリツプフロツプＤ−FF
であつてデータ入力（Da）にはスチル、スロー
モーシヨン再生指令が印加される。Ｄ−FF１５
のクロツク入力（CLK）には、起動MM６の出
力がインバータ１６により反転されて、さらに微
分回路１７を介して印加される。Ｄ−FF１５の
出力Ｑは起動パルスと共にANDゲート１８へ入
力される。ANDゲート１８の出力は新しい起動
パルスとして利用される。
次に第５図の要部波形図に従い動作を説明す
る。標準再生状態にあつてテープが連続的に走行
しているVTRにおいて、スチル又はスローモー
シヨン再生を指示するスイツチを投入すると、対
応する指令信号ｂがハイレベルとなり、RFパル
スａが分周器４に入力される。分周器４の出力に
よりMM５及び６が駆動され、MM６より起動パ
ルスｅが出力される。この時、ANDゲート１８
のもう一方の入力であるＤ−FF１５の出力ｋは
ロウレベルのままなので最初の起動パルスは出力
されないことになる。
る。標準再生状態にあつてテープが連続的に走行
しているVTRにおいて、スチル又はスローモー
シヨン再生を指示するスイツチを投入すると、対
応する指令信号ｂがハイレベルとなり、RFパル
スａが分周器４に入力される。分周器４の出力に
よりMM５及び６が駆動され、MM６より起動パ
ルスｅが出力される。この時、ANDゲート１８
のもう一方の入力であるＤ−FF１５の出力ｋは
ロウレベルのままなので最初の起動パルスは出力
されないことになる。
起動パルスｅにより、FF７はセツトされて駆
動パルスｈが出力されているからCTL信号Ｃは
ANDゲート１０を通過してMM１１，１２をト
リガするので制動パルスｇが出力される。一方起
動パルスｅが立下がるタイミングに、インバータ
１６及び微分回路１７により第５図ｊの如き信号
がＤ−FF１５のクロツク入力（CLK）に印加さ
れる。Ｄ−FF１５のデータ入力（Da）はすでに
ハイレベルであるので、Ｄ−FF１５の出力Ｑは
クロツク入力のタイミングでハイレベルとなり
（第５図ｋ）ANDゲート１８が開き以後の起動パ
ルスｌはキヤプスタンモーターの駆動回路へ印加
される。従い、第４図の回路によればスチル再生
又はスロー再生の指令が出された直後の最初の起
動パルスがミユートされる形となり第６図の説明
図に示す様に連続走行状態より間欠駆動走行状態
への移行が速やかに実現される。
動パルスｈが出力されているからCTL信号Ｃは
ANDゲート１０を通過してMM１１，１２をト
リガするので制動パルスｇが出力される。一方起
動パルスｅが立下がるタイミングに、インバータ
１６及び微分回路１７により第５図ｊの如き信号
がＤ−FF１５のクロツク入力（CLK）に印加さ
れる。Ｄ−FF１５のデータ入力（Da）はすでに
ハイレベルであるので、Ｄ−FF１５の出力Ｑは
クロツク入力のタイミングでハイレベルとなり
（第５図ｋ）ANDゲート１８が開き以後の起動パ
ルスｌはキヤプスタンモーターの駆動回路へ印加
される。従い、第４図の回路によればスチル再生
又はスロー再生の指令が出された直後の最初の起
動パルスがミユートされる形となり第６図の説明
図に示す様に連続走行状態より間欠駆動走行状態
への移行が速やかに実現される。
第７図は第２の実施例の一部分を示す回路ブロ
ツク図である。本実施例ではスチル再生又はスロ
ー再生の指令後一定時間起動パルスをマスクする
様に構成してある。スチル又はスロー再生の指令
信号、（スチル又はスロー再生のときハイレベル）
はＤ−FF１９のクロツク入力（CLK）に印加さ
れていて、データ入力（Da）は電源電圧に接続
されて常にハイレベル状態である。Ｄ−FF１９
の出力Ｑとリセツト入力（RST）間には図示の
如き時定数回路２０が構成されている。出力は
ダイオード２１を介して起動パルスの出力回路２
２のトランジスタTr1のベースにつながる。トラ
ンジスタTr1のベースにはMM６（図示省略）か
らの出力も印加されている。
ツク図である。本実施例ではスチル再生又はスロ
ー再生の指令後一定時間起動パルスをマスクする
様に構成してある。スチル又はスロー再生の指令
信号、（スチル又はスロー再生のときハイレベル）
はＤ−FF１９のクロツク入力（CLK）に印加さ
れていて、データ入力（Da）は電源電圧に接続
されて常にハイレベル状態である。Ｄ−FF１９
の出力Ｑとリセツト入力（RST）間には図示の
如き時定数回路２０が構成されている。出力は
ダイオード２１を介して起動パルスの出力回路２
２のトランジスタTr1のベースにつながる。トラ
ンジスタTr1のベースにはMM６（図示省略）か
らの出力も印加されている。
従い第７図の回路ではＤタイプのフリツプフロ
ツプ（TC4013）を単安定マルチバイブレーター
として利用することになる。なぜならクロツク入
力（CLK）がハイレベルになると、データ入力
（Da）がハイレベルである為に出力Ｑはハイレベ
ル、出力はロウレベルとなる。従つてトランジ
スタTr1のベースは接地されて、起動パルスが出
力されてもキヤプスタンモーターの駆動回路（図
示省略）へは供給されない。時定数回路２０のコ
ンデンサに充電が進んでリセツト入力（RST）
の電圧が所定値より高くなるとＤ−FF１９はリ
セツトされ、出力Ｑがロウレベル、出力はハイ
レベルとなる。よつてスチル又はスロー再生指令
後時定数回路で定まる所定時間起動パルスはマス
クされるが、その後はキヤプスタンモーターの駆
動回路へ印加される。
ツプ（TC4013）を単安定マルチバイブレーター
として利用することになる。なぜならクロツク入
力（CLK）がハイレベルになると、データ入力
（Da）がハイレベルである為に出力Ｑはハイレベ
ル、出力はロウレベルとなる。従つてトランジ
スタTr1のベースは接地されて、起動パルスが出
力されてもキヤプスタンモーターの駆動回路（図
示省略）へは供給されない。時定数回路２０のコ
ンデンサに充電が進んでリセツト入力（RST）
の電圧が所定値より高くなるとＤ−FF１９はリ
セツトされ、出力Ｑがロウレベル、出力はハイ
レベルとなる。よつてスチル又はスロー再生指令
後時定数回路で定まる所定時間起動パルスはマス
クされるが、その後はキヤプスタンモーターの駆
動回路へ印加される。
Ｄ−FF１９の出力がロウレベルである時間
（すなわち単安定マルチバイブレーターの準安定
時間）はコントロール信号の周期とMM５のパル
ス幅（遅延量）とMM６のパルス幅（起動パルス
の幅）とを加えた分あれば十分である。尚、時定
数回路２０内のダイオードはコンデンサの放電が
速かに行なわれ、スチル又はスロー再生指令が繰
り返された場合の誤動作を防ぐ為のものである。
（すなわち単安定マルチバイブレーターの準安定
時間）はコントロール信号の周期とMM５のパル
ス幅（遅延量）とMM６のパルス幅（起動パルス
の幅）とを加えた分あれば十分である。尚、時定
数回路２０内のダイオードはコンデンサの放電が
速かに行なわれ、スチル又はスロー再生指令が繰
り返された場合の誤動作を防ぐ為のものである。
第８図は第３の実施例を示す回路ブロツク図で
ある。この実施例では２倍速再生のモードからス
ロー又はスチル再生へ移行する場合を考えてい
る。２倍速再生では文字どおり通常再生時の２倍
の速度でテープを駆動するものであり、最初の起
動パルスをミユートするだけではテープが停止し
ないおそれがある為に最初の制動パルスをも整形
している。
ある。この実施例では２倍速再生のモードからス
ロー又はスチル再生へ移行する場合を考えてい
る。２倍速再生では文字どおり通常再生時の２倍
の速度でテープを駆動するものであり、最初の起
動パルスをミユートするだけではテープが停止し
ないおそれがある為に最初の制動パルスをも整形
している。
第８図において第４図と同じものには同一図番
を付し説明を省略する。Ｄタイプのフリツプフロ
ツプ２３のデータ入力（Da）には電圧保持用の
コンデンサC1を介して２倍速モード時にハイレ
ベルとなる指令信号が印加されている。Ｄ−FF
２３のクロツク入力（CLK）にはスチル又はス
ロー再生の指令信号が与えられ、出力Ｑはアナロ
グスイツチ２４及び２５の制御入力２４ａ，２５
ａへ加えられている。Ｄ−FF２３のリセツト入
力（RST）にはMM１２からの制動パルスをイ
ンバータ２６により反転したものが微分回路２７
を介して印加されている。従つてＤ−FF２３は
制動パルス立下りのタイミングでリセツトされ
る。アナログスイツチ２４及び２５は夫々MM１
１及びMM１２の時定数回路における時定数を変
える為のものである。
を付し説明を省略する。Ｄタイプのフリツプフロ
ツプ２３のデータ入力（Da）には電圧保持用の
コンデンサC1を介して２倍速モード時にハイレ
ベルとなる指令信号が印加されている。Ｄ−FF
２３のクロツク入力（CLK）にはスチル又はス
ロー再生の指令信号が与えられ、出力Ｑはアナロ
グスイツチ２４及び２５の制御入力２４ａ，２５
ａへ加えられている。Ｄ−FF２３のリセツト入
力（RST）にはMM１２からの制動パルスをイ
ンバータ２６により反転したものが微分回路２７
を介して印加されている。従つてＤ−FF２３は
制動パルス立下りのタイミングでリセツトされ
る。アナログスイツチ２４及び２５は夫々MM１
１及びMM１２の時定数回路における時定数を変
える為のものである。
第９図は第８図における要部波形図である。２
倍速モードからスチル又はスロー再生のモードへ
移行するときスチル又はスロー再生の指令信号
b′がハイレベルとなり２倍速再生の指令信号d′は
ロウレベルとなる。スチル又はスロー再生の指令
信号b′がＤ−FF２３のクロツク入力（CLK）に
印加されており、データ入力（Da）には電圧保
持用のコンデンサc1が設けられているのでＤ−
FF２３の出力Ｑはハイレベルとなり、MM１１
及びMM１２の時定数は２倍速→スチル又はスロ
ーにふさわしいものに切換る。この時Ｄ−FF１
５とANDゲート１８により最初の起動パルスは
ミユートされる。
倍速モードからスチル又はスロー再生のモードへ
移行するときスチル又はスロー再生の指令信号
b′がハイレベルとなり２倍速再生の指令信号d′は
ロウレベルとなる。スチル又はスロー再生の指令
信号b′がＤ−FF２３のクロツク入力（CLK）に
印加されており、データ入力（Da）には電圧保
持用のコンデンサc1が設けられているのでＤ−
FF２３の出力Ｑはハイレベルとなり、MM１１
及びMM１２の時定数は２倍速→スチル又はスロ
ーにふさわしいものに切換る。この時Ｄ−FF１
５とANDゲート１８により最初の起動パルスは
ミユートされる。
コントロール信号が再生されるとMM１１及び
MM１２が切換つた時定数に応じて起動されh′，
i′の如き信号が出力される。制動パルス（MM１
２の出力）の立下りによりＤ−FF２３はリセツ
トされMM１１とMM１２の時定数は通常の場合
に戻る。２倍速→スチル又はスロー再生に移る時
の遅延時間と制動パルスの幅はノイズが引込ま
れ、速やかに停止する様定めればよい。尚、起動
パルスはそのままに、制動パルスのみを整形する
技術も本発明に含まれることは自明である。
MM１２が切換つた時定数に応じて起動されh′，
i′の如き信号が出力される。制動パルス（MM１
２の出力）の立下りによりＤ−FF２３はリセツ
トされMM１１とMM１２の時定数は通常の場合
に戻る。２倍速→スチル又はスロー再生に移る時
の遅延時間と制動パルスの幅はノイズが引込ま
れ、速やかに停止する様定めればよい。尚、起動
パルスはそのままに、制動パルスのみを整形する
技術も本発明に含まれることは自明である。
上記の様に本発明によれば連続的にテープが走
行している状態からテープを間欠的に駆動する状
態（便宜上、スチル再生もこの状態に含める）へ
移行する時にキヤプスタンモーターへの起動パル
スの少なくとも一つを禁止することにより前記移
行をノイズなしに速やかに行なうことができ有効
である。
行している状態からテープを間欠的に駆動する状
態（便宜上、スチル再生もこの状態に含める）へ
移行する時にキヤプスタンモーターへの起動パル
スの少なくとも一つを禁止することにより前記移
行をノイズなしに速やかに行なうことができ有効
である。
第１図は従来の間欠駆動回路の回路ブロツク
図、第２図は第１図の要部波形図、第３図は従来
例の欠点を説明する為の説明図、第４図は本発明
の一実施例の回路ブロツク図、第５図は第４図の
要部波形図、第６図は本発明によるテープ駆動を
説明する説明図、第７図は第２の実施例の一部を
示す回路ブロツク図、第８図は第３の実施例の回
路ブロツク図、第９図は第８図の要部波形図であ
る。 主な図番の説明、RF……RFスイツチングパル
ス、CTL……再生コントロール信号。
図、第２図は第１図の要部波形図、第３図は従来
例の欠点を説明する為の説明図、第４図は本発明
の一実施例の回路ブロツク図、第５図は第４図の
要部波形図、第６図は本発明によるテープ駆動を
説明する説明図、第７図は第２の実施例の一部を
示す回路ブロツク図、第８図は第３の実施例の回
路ブロツク図、第９図は第８図の要部波形図であ
る。 主な図番の説明、RF……RFスイツチングパル
ス、CTL……再生コントロール信号。
Claims (1)
- １ RFスイツチングパルスに基づく起動パルス
によつてキヤプスタンモーターを起動し、再生コ
ントロール信号に基づく制動パルスによつて前記
キヤプスタンモーターに前記起動時とは逆の電圧
を加えて前記キヤプスタンモーターの制動をなす
間欠駆動回路において、連続走行状態から間欠駆
動走行状態への移行に基づき、この移行時におけ
る少なくとも最初の前記起動パルスの出力を禁止
する手段と、前記連続走行状態から間欠駆動状態
への移行時における少なくとも最初の制動パルス
の幅及び若しくは位置を制動力を大きくする方向
に変化させる手段を備え、前記連続走行状態から
間欠駆動走行状態への移行を速やかに行うことを
特徴とする間欠駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57184912A JPS5972882A (ja) | 1982-10-20 | 1982-10-20 | 間欠駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57184912A JPS5972882A (ja) | 1982-10-20 | 1982-10-20 | 間欠駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5972882A JPS5972882A (ja) | 1984-04-24 |
| JPH0344477B2 true JPH0344477B2 (ja) | 1991-07-08 |
Family
ID=16161502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57184912A Granted JPS5972882A (ja) | 1982-10-20 | 1982-10-20 | 間欠駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5972882A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6478085A (en) * | 1987-09-18 | 1989-03-23 | Sharp Kk | Video tape recorder |
| JPS6478582A (en) * | 1987-09-21 | 1989-03-24 | Sharp Kk | Video tape recorder |
| US7180280B2 (en) * | 2005-06-10 | 2007-02-20 | Power Integrations, Inc. | Method and apparatus to reduce maximum power from a power supply with transition region regulation |
| US9397560B2 (en) | 2014-08-15 | 2016-07-19 | Power Integrations, Inc. | Controller for a power supply with transition region regulation |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5553981A (en) * | 1978-10-16 | 1980-04-19 | Victor Co Of Japan Ltd | Magnetic reproducer |
| JPS5780879A (en) * | 1980-11-07 | 1982-05-20 | Hitachi Ltd | Magnetic recording and reproducing device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5864179U (ja) * | 1981-10-26 | 1983-04-30 | ソニー株式会社 | 磯気記録再生装置 |
-
1982
- 1982-10-20 JP JP57184912A patent/JPS5972882A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5553981A (en) * | 1978-10-16 | 1980-04-19 | Victor Co Of Japan Ltd | Magnetic reproducer |
| JPS5780879A (en) * | 1980-11-07 | 1982-05-20 | Hitachi Ltd | Magnetic recording and reproducing device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5972882A (ja) | 1984-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4259625A (en) | Rotational direction indicating apparatus | |
| JPH0344477B2 (ja) | ||
| JPS6245306Y2 (ja) | ||
| JPS6339196B2 (ja) | ||
| GB1383669A (en) | Control circuits for tape recorders | |
| JPS6322673B2 (ja) | ||
| US4675752A (en) | Apparatus for recording and/or reproducing video signals | |
| JPS639870Y2 (ja) | ||
| JPH0244351Y2 (ja) | ||
| JPH0333945Y2 (ja) | ||
| JPS5956879A (ja) | モ−タの速度設定回路 | |
| JPH0313868Y2 (ja) | ||
| JPS606892Y2 (ja) | テ−プレコ−ダ−のミユーテイング回路 | |
| JPH0227660Y2 (ja) | ||
| JPH03183104A (ja) | ソレノイド駆動装置 | |
| KR890006630Y1 (ko) | 비데오 신호의 녹화 제어회로 | |
| KR910001301Y1 (ko) | Vtr의 스위칭 노이즈 제거회로 | |
| JPH0215936B2 (ja) | ||
| JPH0325299Y2 (ja) | ||
| KR930008274B1 (ko) | 비디오 카세트 레코더의 스틸/슬로우 모드시 캡스턴모타 제어방법 | |
| JPS622745Y2 (ja) | ||
| JPH0413788Y2 (ja) | ||
| KR870001589Y1 (ko) | VTR의 화인 스틸(Fine Still)회로 | |
| JPS5994271A (ja) | カセツトテ−プレコ−ダ | |
| JPS601693B2 (ja) | テープレコーダの制御回路 |