JPH0344140A - セルフルーテイングスイツチの制御方式 - Google Patents

セルフルーテイングスイツチの制御方式

Info

Publication number
JPH0344140A
JPH0344140A JP1178740A JP17874089A JPH0344140A JP H0344140 A JPH0344140 A JP H0344140A JP 1178740 A JP1178740 A JP 1178740A JP 17874089 A JP17874089 A JP 17874089A JP H0344140 A JPH0344140 A JP H0344140A
Authority
JP
Japan
Prior art keywords
signal
address
self
superimposed
destination address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1178740A
Other languages
English (en)
Inventor
Shinya Kukida
久木田 信哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1178740A priority Critical patent/JPH0344140A/ja
Publication of JPH0344140A publication Critical patent/JPH0344140A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は送信データを多重化して送信し、受信側で受信
したデータを分離して出力するディジタル伝送方式、さ
らに詳しくいえば、上記ディジタル伝送方式におけるセ
ルフルーティングスイッチの制御方式に関する。
(従来の技術) セルフルーティングスイッチとしては従来から13at
cher−Banyan網等が良く知られている。
この方式はn本の入力信号がスイッチマトリックスを通
過する際、ディジタル信号に重畳された受信アドレスに
従いスイッチ内伝送路が選択され、n本の出力端子の一
つに出力されるものである。
受信先アドレスの設定は外部回路の制御により行なわれ
る。
第4図は従来のディジタル伝送路に釦けるセルフルーテ
ィングスイッチの例を示したものである。
外部制御回路1Tより受信先アドレスが出力され、重畳
信号挿入回路16にDいて主信号に受信先アドレスが重
畳される。
このようにして受信先アドレスが重畳されたディジタル
信号多数は多重回路11によって時分割多重されている
。そして受信側では分離回路12によって分離される。
セルフルーティングスイッチ13にかいては受信先アド
レスにもとづきスイッチ経路が選択され、一つの出力端
子に出力される。
反対方向の伝送路も全く同じ構成となっている。
(発明が解決しようとする課題) さて、従来のセルフルーティングスイッチは上述のよう
に原理的には片方向制御となっているので、双方向通信
に使用される場合に双方向の信号が二点間で正しく対と
なって接続される匝は外部の制御回路で保障されなくて
はならなかった〇本発明の目的は外部の制御回路によら
なくても双方向通信が正しく対になることを保障できる
セルフルーティングスイッチの制御方式を提供すること
にある。
<n題を解決するための手段) 前記目的を達成するために本発明によるセルフルーティ
ングスイッチの制御方式はディジタル伝送信号中の余剰
ビット中に受信先アドレスを重畳して送出し、この信号
を受信したスイッチ回路が信号中の受信先アドレスにも
とづきスイッチ経路を決定するセルフルーティングスイ
ッチの制御方式にかいて、前記ディジタル伝送信号中の
余剰ビット中に受信先アドレスの他に送信元アドレスを
重畳して送出し、受信側では前記受信先アドレスにモト
づきセルフルーティングスイッチの所定の出力端子に出
力された後、前記受信先アドレスと送信元アドレスとを
抜き出し、これらを入れ換え、逆方向の信号に重畳する
ように構成されている。
このような構成によれば双方向通信が常に正しく対とな
って動作し、本発明の目的は完全に達成される。
(実施例) 以下、図面を参照して本発明をさらに詳しく説明する。
第1図は本発8AVこよるセルフルーティングスイッチ
の制御方式を適用した双方向通信システムを示す図であ
る。
図において、従来のセルフルーティングスイッチ制御方
式と異なる点は重畳信号として受信先アドレスの他に送
信元アドレスも付したこと、および、受信側に重畳信号
抜去回路4を設け、抜き出した受信先アドレスと送信元
アドレスとを入れ換え、逆方向のディジタル信号に重畳
していることである。
多重回路1ではn本のディジタル信号が高速の信号に多
重化される。
受信側では分離回路2で再びn本の信号に分離される。
外部制御回路Tで作られたスイッチ制御信号は重畳信号
挿入回路6で主信号に挿入される。受信側では受信先ア
ドレスにもとづきセルフルーティングスイッチ3の指定
の出力端子・mに出力される。
重畳信号抜去回路4で抜き出された受信先アドレスと送
信元アドレスはアドレス逆転回路5で入れ換えされる。
第2図には信号部IQK受信先アドレス9と送信元アド
レス8が重畳されたディジタル信号のフォーマットの一
例を示す。
第3図は第2図のディジタル信号がアドレス逆転回路5
を通過した後のディジタル信号のフォーマットである。
このように送信元アドレスが受信先アドレスとなり、受
信先アドレスが送信元アドレスとなって逆方向のディジ
タル信号げ重畳される。逆方向受信側に設置されたセル
フルーティングスイッチ3では主信号に重畳されている
受信先アドレス$tにもどづ@at出力端子へと信号は
送られる。
これによって双方向の通信は正しく対になる。
(発明の効果) 以上、説明したように本発明によれば、受信端でセルフ
ルーティングスイッチのスイッチ制御用信号を折り返す
ことにより、双方向通信が正しく対になることを保障で
きるという効果がある。
【図面の簡単な説明】
第1図は本発明によるセルフルーティングスイッチの制
御方式の実施例を示す回路図、第2図は第1図に使用さ
れるディジタル信号の一例を示す図、第3図は第2図の
逆方向の信号の例を示す図、第4図は従来のセルフルー
ティングの一例を示す図である。 1,11・−・多重回路 2.12・・・分離回路 3.13・・・セルフルーティングスイッチ4・・・重
畳信号抜去回路 5・・・アドレス逆転回路 B、1B・・・重畳信号挿入回路 T、17・・・外部制御回路 8・・・送信元アドレス 9・・・受信先アドレス 10・・・信号部

Claims (1)

    【特許請求の範囲】
  1. ディジタル伝送信号中の余剰ビット中に受信先アドレス
    を重畳して送出し、この信号を受信したスイッチ回路が
    信号中の受信先アドレスにもとづき、スイッチ経路を決
    定するセルフルーテイングスイツチの制御方式において
    、前記ディジタル伝送信号中の余剰ビット中に受信先ア
    ドレスの他に送信元アドレスを重畳して送出し受信側で
    は前記受信先アドレスにもとづきセルフルーテイングス
    イツチの所定の出力端子に出力された後、前記受信先ア
    ドレスと送信元アドレスとを抜き出し、これらを入れ換
    え、逆方向の信号に重畳するようにしたセルフルーテイ
    ングスイツチの制御方式。
JP1178740A 1989-07-11 1989-07-11 セルフルーテイングスイツチの制御方式 Pending JPH0344140A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1178740A JPH0344140A (ja) 1989-07-11 1989-07-11 セルフルーテイングスイツチの制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1178740A JPH0344140A (ja) 1989-07-11 1989-07-11 セルフルーテイングスイツチの制御方式

Publications (1)

Publication Number Publication Date
JPH0344140A true JPH0344140A (ja) 1991-02-26

Family

ID=16053757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1178740A Pending JPH0344140A (ja) 1989-07-11 1989-07-11 セルフルーテイングスイツチの制御方式

Country Status (1)

Country Link
JP (1) JPH0344140A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6895008B2 (en) 2000-11-15 2005-05-17 Fujitsu Limited Label switching router

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6895008B2 (en) 2000-11-15 2005-05-17 Fujitsu Limited Label switching router

Similar Documents

Publication Publication Date Title
JP2001333037A (ja) 多重化送受信装置および多重化伝送方法
US5742771A (en) Method to ensure the confidentiality of a vocal link and telecommunications local area network implementing the method
JP2541107B2 (ja) クロスコネクト用インタフェ―スおよび装置
JPH0344140A (ja) セルフルーテイングスイツチの制御方式
US4335455A (en) Method and apparatus for four-wire type transmission of digital message signals
JP3068125B2 (ja) バス型光伝送路用通信局
JPS6318900A (ja) バ−スト多重端局装置
JPS57162531A (en) Electric communication system
JPS633532A (ja) 受信タイミング回路
JP2864703B2 (ja) 光伝送路の二重化方式
JPH04258043A (ja) 端局装置の多重分離部と再生中継部の共用方式
SU809611A1 (ru) Многоканальна система св зи
JPS6328147A (ja) 光中間中継装置における同期方式
JPH0530069A (ja) 制御信号伝送方式
JPH0646723B2 (ja) 速度変換方式
JPS6316735A (ja) パケツト多重アクセス通信方式
JPS60153697A (ja) 共通線信号回線収容方式
JPS62135043A (ja) 回線切換回路
JPS63164736A (ja) デ−タ伝送方式
JPH0338134A (ja) ループ型伝送路用情報伝送装置
JPH01174146A (ja) 無線通信装置
JPH0578977B2 (ja)
JPH02280434A (ja) フラグ同期式伝送制御手順における多重化方式
JPH03108989A (ja) データ分岐トランク
JPH0469460B2 (ja)