JPH0343798A - 楽音合成装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、遅延手段とこの遅延手段の出力を入力側へ
戻す循環手段とにより形成される閉ループに信号を導入
し、この遅延手段および循環手段の伝達特性に応じた周
波数および経時減衰特性を有する楽音を合成する、いわ
ゆる遅延フィードバック形減衰音アルゴリズムを用いた
楽音合成装置に関する。

［従来技術］ 従来、電子楽器等に用いられる、いわゆるディジタル音
源として、遅延回路を含む閉ループに初期波形データ、
インパルス信号データ、非線形信号データ等のデータを
導入して回帰演算処理することにより楽音を合成する、
いわゆる遅延フィードバック形減衰音アルゴリズムを用
いた楽音合成装置が知られている（特公昭５８−５８６
７９号、特公昭５８−４８１０９号、特公昭５９−７３
９６号、特開昭６２−１４３０９７号、特開昭６３−８
０３００号、特開昭６３−４０１９９号等）。

これらの楽音合成装置は、管楽器の管や弦楽器の弦等、
自然楽器の機械振動系を電気回路によって物理的に近似
したもので、遅延回路の遅延時間が機械振動系の共鳴周
波数、すなわち発音すべき楽音の音高に対応する。

ところで、ディジタル遅延回路としては、シフトレジス
タやＢＢＤ等が一般的である。これらを用いる場合、入
力から出力までのステージ数を変化して遅延時間を変化
しようとすると、遅延時間は、ステージ数に対応する比
較的粗い間隔でしか変化させることができず、実用的で
ない。このため、従来の遅延フィードバック形の減衰音
用アルゴリズムにおいてはピッチ（音高〉の制御のため
クロック周波数を制御するような方式が提案されて来た
。

しかしながら、このような方式では、ポリフォニックの
楽器のような単一のクロックで複数のチャンネルのため
の演算を時分割多重で行なう方式を採れないため、ポリ
フォニック化が容易でないという不都合があった。

［発明が解決しようとする課題］ この発明は、上述した従来例における問題点に鑑みてな
されたもので、クロック周波数を固定のままピッチを比
較的細かい間隔で制御できる遅延フィードバック形減衰
音アルゴリズム方式の楽音合成装置を提供することを目
的としている。

［課題を解決するための手段］ この目的を達成するため、この発明では、固定クロック
発生手段から発生する固定クロックに従って、遅延時間
情報値手段から発生する遅延時間情報値を累算し、この
累算値が所定の値となるごとにキャリィ出力を発生する
累算手段を用い、このキャリィ出力を遅延フィードバッ
ク形楽音形成手段における遅延手段駆動用の制御クロッ
クとして用いるようにしている。

［作用］ 上記槽底によれば、遅延時間情報値を適宜設定すること
で、制御クロックの周期を任意に設定することができる
。例えば、累算手段として２πに相当する累算値が１で
あり、周期φの固定クロック１個ごとに遅延時間情報値
を累算して累算値が２πに達するごとにキャリィ出力を
発生する位相アキュムレータ（ＰＧ）を用いたとすると
、遅延時間情報値を０．５に設定すれば、制御クロック
、すなわちキャリィ出力の周期は２φとなる。

また、遅延時間情報値を０，６６・・・・・・に設定す
れば、制御クロックは、固定クロックの６周期ごとの第
２および第４周期が間引かれて第１．３．５および第６
周期で発生する。したがって、この場合、制御クロック
の平均周期は、６／４φとなる。

［効果］ このように、この発明によれば、システムとしては固有
のクロック周波数を保ったまま、遅延手段の遅延時間、
すなわち発生する楽音のピッチを自由に、しかも精度良
く制御することができる。

［実施例コ 以下、この発明を実施例に基づき詳細に説明する。

第１図は、この発明の一実施例に係る楽音合成装置の基
本構成を示すブロック図である。

同図の装置は、位相アキュムレータ１、遅延フィードバ
ック処理（アルゴリズム）装置２、カウンタ３、波形メ
モリ４および制御回路５を具備している。

制御回路５は、発生すべき楽音のキーオンタイくングに
対応してリセット信号Ｒ５をカウンタ３へ送出するとと
もに、その楽音のピッチに対応するＦナンバ（遅延時間
情報値）ΔＦを位相アキュムレータ１に入力する。

位相アキュムレータ１は、図示しないクロック発生器か
ら周波数固定のシステムクロックφが入力される都度、
前記ＦナンバΔＦを累算値がｒＯ」〜「１」となる範囲
で累算し、その累算値が２πに相当する値「１」に達す
るとキャリィ出力Ｃ０ｌおよびＣＯ２を発生する。

カウンタ３は、制御回路５から供給されるリセット信号
によりリセットされるとともに、位相アキュムレータ１
から送出されるキャリィ出力Ｃ０２をカウントする。カ
ウンタ３のカウント値出力は、波形メモリ４にアドレス
信号として与えらる。

波形メモリ４には、発生すべき楽音の初期波形または管
楽器のリードや擦弦楽器の弓等の振動に対応する非線形
波形等の波形の各サンプル点データが記憶されており、
前記アドレス信号に応じてそのアドレスに格納されてい
るサンプル点データが順次読み出される。この読み出さ
れたデータは、遅延フィードバック処理装置２に入力さ
れる。

遅延フィードバック処理装置２は、図示しない遅延回路
、この遅延回路の出力を入力側へ循環する循環回路、お
よびこの循環回路の出力と前記波形メモリ４の出力とを
加算して前記遅延回路へ入力する加算器等により構成さ
れている。この遅延フィードバック処理装置２において
、前記遅延回路は、前記位相アキュムレータ１から送出
されるキャリィ出力Ｃａｌを制御クロックとして動作し
、前記加算器を介して入力されるデータをこの制御クロ
ックＣｏｔに応じた時間だけ遅延して出力する。

第４図は、遅延フィードバック形減衰音アルゴリズムを
用いた従来の楽音合成装置の基本構成を示す。この種の
アルゴリズムでは、合成すべき楽音のピッチ（音高）Ｆ
Ｐは、 Ｆ、÷ＦＣ／τ で与えられる。ここで、Ｆ、はアルゴリズムの制御クロ
ックの周波数、ではアルゴリズム中の遅延時間である。

ピッチＦＰを可変制御するためには、クロック周波数Ｆ
Ｃまたは遅延時間τを可変する必要がある。この場合、
遅延回路としてシフトレジスタやＢＢＤを用い、ＦＣを
固定にすると、遅延時間では、シフトレジスタやＢＢＤ
の段数を可変することによって可変することになり、ス
テージ数に応じた整数値でしか変化させることができな
いため、音階構成音の各ピッチを実現することは難しい
。ましてや、遅延時間τをビブラートやピッチベンドな
どに対応して制御することは不可能である。そこで、ク
ロック周波数ＦＣを所望のピッチ周波数に比例させて自
由に変化させる必要が生じる。

しかしながら、前述したように、クロック周波数ＦＣを
変化させると、単一のクロックで複数のチャンネルのた
めの時分割多重演算を行なうことができないため、ポリ
フォニック化が困難であるという不都合があった。

第１図の装置においては、固定周波数のシステムクロッ
クφに応じてＦナンバΔＦを累算し、この累算が「１」
に達するごとにキャリィ出力を発生する位相アキュムレ
ータを用い、固定クロックφの一部を間引くことによっ
て、新たな周波数Ｆｄの制御クロックを作成している。

この場合、制御クロックの周波数Ｆｄは、 Ｆｄ＝ΔＦＸＦＣ で与えられる。この周波数Ｆ、はシステムクロックφを
間引処理して作成するため、システムクロックφの周波
数ＦＣより必ず低くなる。また、合成すべき楽音のピッ
チＦ、は、 Ｆｐ　＝Ｆａ　／τ で与えられる。

第２図は、第１図における位相アキュムレータ１の具体
例を示す。第３図の位相アキュムレータは、ポリフォニ
ックのため時分割多重処理を行なうよう構成されたもの
で、シフトレジスタ１１はチャンネル数分の段数を有し
ている。−例として、８チヤンネルの時分割多重を行な
うのであれば、シフトレジスタ１１としては８ステージ
のものを使用する。そして、システム全体を駆動するマ
スタクロックを４００ｋＨｚとすると、各時分割チャン
ネルを駆動するためのシステムクロックφは、５０ｋＨ
ｚとなる。この場合、第１図の制御回路は、４００ｋＨ
ｚで各チャンネルに対してそのチャンネルｎで合成すべ
き楽音のピッチ（Ｆナンバ）を与える。加算器１２は、
このＦナンバとシフトレジスタから出力されるチャンネ
ルｎの累算値とを加算し、チャンネルｎの新たな累算値
としてシフトレジスタに入力する。また、加算器１２に
おいて桁上げがあれば、キャリィ出力Ｃ８がチャンネル
ｎの制御クロックとして遅延フィードバック処理装置２
およびカウンタ３に供給される。すなわち、各チャンネ
ルのシステムクロックφは５０ｋＨｚであるが、キャリ
ィ出力Ｃ０があったときのみ遅延フィードバック処理装
置２およびカウンタ３を動作させることにより、これら
は平均的にＦｄ＝ΔＦｘＦｃなる周波数Ｆ、で動作した
のと同じになる。

位相アキュムレータ１を複数のチャンネルのための時分
割多重する場合は、遅延フィードバック処理装置２、カ
ウンタ３および波形メモリ４等の要素も時分割多重構成
とする。このような時分割多重構成は、周知の技術を応
用することにより実現することができる。

なお、カウンタ３は、波形メモリ４をアドレスするため
のものであるから、波形の終りの番地に来たときはカウ
ントアツプを止めるか、あるいは周期波形を入力する場
合はオーバーフローして先頭番地より再度カウントアツ
プを続ける。

Claims (2)

【特許請求の範囲】
1. （１）固定クロック発生手段と、 遅延情報値発生手段と、 前記固定クロックに従ってこの遅延情報値を累算しこの
   累算値が所定の値となるごとにキャリィ出力を発生する
   累算手段と、 このキャリィ出力を制御クロックとして駆動され、入力
   信号を該制御クロックに応じた時間だけ遅延して出力す
   る遅延手段と、 この遅延手段の出力信号をこの遅延手段の入力へ戻す循
   環手段と、 これらの遅延手段と循環手段とからなる閉ループへ信号
   を導入する入力手段と を具備することを特徴とする楽音合成装置。
2. （２）固定クロック発生手段と、 遅延情報値発生手段と、 前記固定クロックに従ってこの遅延情報値を累算しこの
   累算値が所定の値となるごとに第１および第２のキャリ
   ィ出力を発生する累算手段と、波形メモリと、 前記第１のキャリィ出力に従ってこの波形メモリから波
   形データを読み出す波形データ読出手段と、 前記第２のキャリィ出力を制御クロックとして駆動され
   、入力データを該制御クロックに応じた時間だけ遅延し
   て出力する遅延手段と、 この遅延手段の出力データをこの遅延手段の入力へ戻す
   循環手段と、 これらの遅延手段と循環手段とからなる閉ループへ前記
   波形メモリから読み出された波形データを導入する入力
   手段と を具備することを特徴とする楽音合成装置。