JPH04133100A - 楽音合成装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 本発明は、撥弦楽器、打弦楽器等の楽音合成に用いて好
適な楽音合成装置に関する。

「従来の技術」 従来より、自然楽器の発音メカニズムをシミュレートす
ることにより、自然楽器の楽音を合成する装置が知られ
ている。弦楽器音等の楽音合成装置としては、弦の振動
損失をシミュレートしたローパスフィルタと、弦におけ
る振動の伝播遅延をシミュレートした遅延回路とを閉ル
ープ接続した構成のものが知られている。このような構
成において、閉ループ回路に例えばインパルス等の励起
信号を導入すると、この励起信号が閉ループ内を循環す
る。この場合、励起信号は、弦の振動周期に等しい時間
で閉ループ内を一巡するとともに、ローパスフィルタを
通過する際に帯域か制限される。そして、この閉ループ
を循環する信号が弦楽器の楽音信号として取り出される
。

このような楽音合成装置によれば、遅延回路の遅延時間
およびローパスフィルタの特性を調整することにより、
ギター等の撥弦楽器音、ピアノ等の打楽器音など、自然
の弦楽器音に近い楽音が合成できる。また、バイオリン
等の擦弦楽器音の楽音合成は、上述した閉ループ回路に
対し、弓によって弦を励起させる振動を演算する励起回
路を接続することにより実現される。なお、この種の技
術は、例えば特開昭６３−４０１９９号公報あるいは特
公昭５８−５８６７９号公報に開示されている。

「発明が解決しようとする課題」 しかしながら、上述した従来の楽音合成装置にあっては
、閉ループ回路を循環する信号が弦楽器の楽音信号とし
て取り出されるか、このとき遅延フィードバック中のル
ープ結果を取り出す地点が固定されていたため、演奏者
による楽器の楽音についての微妙な表現の反映という点
で自然楽器の楽音合成が十分にできないというという問
題点かあった。

例えば１２弦ギターのように１つの発音操作で複数の音
源を駆動する電子楽器の効率的な実現を目指そうとする
場合、上記のようにループ結果の取り出し地点が固定さ
れていると、複数の発音系列を駆動する楽器に対応する
ようにはシミュレートできず、微妙な表現の反映という
点で自然楽器の楽音合成か十分にできない。

本発明は、上述した問題点に鑑みてなされたもので、１
つの発音操作で複数の音源を駆動する電子楽器の効率的
な実現を可能とし、演奏者による楽器の楽音についての
微妙な表現を反映できる楽音合成装置を提供することを
目的としている。

［課題を解決するための手段」 上述した問題を解決するために、本発明では、複数の発
音体と、該複数の発音体の一部を同時に励起し、該複数
の発音体を往復伝播する振動を発生せしめる発音操作子
と、該発音体の振動損失をシミュレートするローパスフ
ィルタおよび発音体における振動の伝播遅延をシミュレ
ートする遅延回路とを閉ループ接続した閉ループ回路と
を備えた楽音合成装置において、前記閉ループ回路は、
少なくとも複数の遅延回路を有するとともに、該遅延回
路は、その出力を取り出すタップ地点が可変できるよう
に構成し、前記複数の発音体に対応して該閉ループ回路
を複数設け、さらに、該閉ループ回路は、前記複数の発
音体の一部が同時に励起されたとき、互いに関連付けら
れた複数の遅延回路の出力読み出し地点を、変化させつ
つ楽音を合成するように構成したことを特徴とする。

「作用　」 本発明では、複数の発音体の一部が同時に励起されたと
き、互いに関連付けられた複数の遅延回路の出力読み出
し地点が、変化しつつ楽音が合成される。

したがって、１つの発音操作で複数の音源を駆動する電
子楽器については、自然楽、器の楽音合成が効率的に行
われ、演奏者による楽音についての微妙な表現が反映さ
れる。

「実施例」 次に、図面を参照して本発明の実施例について説明する
。

第１図は本発明による楽音合成装置を適用した電子楽器
の一実施例の構成を示すブロック図であり、１２弦ギタ
ーのシミュレートに本発明を適用したものである。

第１図において、本実施例における楽音合成装置は、鍵
盤１、タッチ情報検出回路２、ｃｐｕａ、ＲＯＭ４、音
源５、セレクタ（ＳＥＬ）６、ＲＡＭ７、サウンドシス
テム８およびスピーカ９により構成される。鍵盤１は演
奏者によって操作され、キーコードＫＣ，キーオン信号
ＫＯＮ、キーオフ信号ＫＯＦＦをＣＰＵ３に出力する。

タッチ情報検出回路２は鍵盤１からの情報を受取り、前
述のキーコードＫＣに同期してＣＰＵ３に対しタッチ情
報を出力する。ＲＯＭ４はＣＰＵ３の動作制御プログラ
ム、各種楽音制御用のパラメータも格納しており、パラ
メータとしては、例えばキーコードＫＣに応じた各音源
の総遅延量ＤＬやタッチ情報をタップポイント情報ＴＰ
に変換するためのテ−プル等が含まれる。ＣＰＵ３は装
置全体の動作を制御管理し、必要に応じてセレクタ６に
制御信号を出力する。音源５は単音発音の音源を複数並
列に配置しており、本実施例においては１２弦ギターを
実現するために音源は１２個か用意され、それぞれ２組
ずつが同時に駆動されるものである。

したかって、音源５は１２弦ギターに対応して複数の発
音体としての弦を有し、該弦の一部が発音操作子（例え
ば、ピック）により同時にピックされると、励起し、こ
の弦を往復伝播する振動を発生せしめるようになってい
る。

ＲＡＭ７は音源５とＣＰＵ３の両方からアクセスされ、
音源５との間では音源に必要な遅延を実現するためのデ
ータがアクセスされる。具体的には、前述した従来技術
の公報に記載されているようなシフトレジスタではなく
、ＲＡＭ７を用いて遅延を実現するために必要なデータ
かアクセスされる他、フィルタの一時記憶などのために
もアクセスされる。一方、ＣＰＵ３は音源５におけるフ
ィルタのフィルタ係数を、音色やキーコードＫＣに応し
て制御するためにＲＡＭ７を共有し、ＲＡＭ７を通して
音源５に対してこれらのパラメータを与える。また、Ｃ
ＰＵ３は音源５のＲＡＭアクセスのタイミングクロック
と同期して音源５かＲＡＭ７をアクセスしないタイミン
グで前記制御信号をセレクタ６に出力し、セレクタ６を
切換えてＲＡＭ７を直接にアドレッシングし、ＲＡＭ７
の値を書換える。サウンドシステム８は、通常の楽音に
対する効果付与や音量制御およびＤ／Ａ変換を行う他に
、ギターのシミュレーションであればギターの共鳴胴の
共振特性を表すフィルタなどを含んで楽音の増幅等を行
い、スピーカ９を駆動する。

第２図は第１図に示した音源５の１つずつのブロック図
である。なお、各音源は基本的には共通である。１つの
音源は第２図に示すように、アドレス発生器１１、駆動
波形メモリ１２、乗算器１３、加算器１４、遅延回路１
５およびフィルタ回路１６により構成される。アドレス
発生器１１はＣＰＵ３．：らの各信号、すなわち駆動波
形メモリ１２の読み出し開始指示信号ＳＴ　（ＳＴａ　
ｒ　ｔ）、読み出し開始ポイント５Ｐ（ＳＴａｒｔ　　
Ｐｏ１ｎｔ）、読み出しサイズＤＳ（Ｄａｔａ　　５ｉ
ｚｅ）の各信号に基づいて駆動波形メモリ１２の読み出
しアドレスを自動的に生成する。アドレス生成タイミン
グは回路の他の部分と同期しているクロックＣ１によっ
て与えられる。駆動波形メモリ１２には何種類かの駆動
波形が記憶されており、ＣＰＵ３からは読み出し開始の
アドレスを与えることにより、間接的にそれらのうちの
１つが指定され、出力される。駆動波形メモリ１２の後
段にある乗算器１３は駆動波形の位相をそのまま次段に
出力するか反転して出力するかを選択可能にするための
もので、［→−１］は正相、［−１］は逆相の制御信号
を示し、これらの制御信号はＣＰＵ３から与えられ、こ
の信号に従って上述の選択を行う。加算器１４は遅延回
路１５およびフィルタ回路１６とともに乗算器１３から
の出力信号に対する閉ループ回路１７を形成し、閉ルー
プ回路１７により駆動波形をフィードバックして楽音を
合成するものである。すなわち、遅延回路１５は弦にお
ける振動の伝播遅延をシミュレートし、フィルタ回路１
６は、例えばローパスフィルタを含んで構成され、弦の
振動損失をシミュレートする。

この場合、遅延回路１５に与えられる信号ＤＰＳ（Ｄｅ
ｌａｙ　　ＰａｒａｍｅｔｅｒＳ）にはデイレイ長ｄｌ
、出力タップをとる地点の情報ＴＰ等か含まれる。また
、フィルタ回路１６に与えられる信号ＦＰＳ（Ｆｉｌｔ
ｅｒ　　ＰａｒａｍｅｔｅｒＳ）にはフィルタの係数な
どの情報か与えられる。

ここで、本実施例の特徴部分の１つである遅延回路１５
は、単純なシフトレジスタではなく、中間地点からタッ
プをとることが可能な構成になっており、さらにタッチ
によってタップの位置を変化させるために、ハードウェ
ア的な構成とせず、ソフトウェアによる構成としている
。後述の第４図にソフトウェアによる実現のフローチャ
ートを示すか、ハードウェア的には次の第３図に示すよ
うな遅延制御回路２１がある。

第３図において、遅延制御回路２１は一般的なＣＰＵで
実現してもよいし、論理回路によるロジックで形成して
もよい。本実施例ではＣＰＵで実現している。なお、入
力信号線のうち「動作」と示しであるものはＣＰＵの動
作を決定する信号である。本実施例においては、楽器全
体の動作を管理するＣＰＵと、遅延動作を管理するＣＰ
Ｕを並列に動作させている。したがって、楽器全体のＣ
ＰＵの都合により遅延回路１５のＣＰＵを停止させたい
ときは、何等かの信号でそれを知らせなければならない
。この場合、動作信号が“１”のときは遅延用のＣＰＵ
は通常の処理を行い、“Ｏ”のときは動作を停止し、次
の割込みにより動作を再開するようにしている。この例
では、「動作」信号のつなか９たポートが“０”になる
と、ＣＰＵの動作を停止（Ｉ（ＡＬＴ）する。その後、
全体動作用のＣＰＵからのインクラブド要求ＩＲＱによ
り処理を初めから再開する。

第４図は第３図に示した遅延制御回路２１に使用される
メモリの領域を表しており、デイレイ実現用のメモリ領
域２２と、現在のインデックス記憶用のレジスタｉｘお
よび初期設定用のレジスタｉをそれぞれ記憶する領域２
３．２４が確保されている。

なお、第３図の遅延制御回路２１の動作は後述のフロー
チャートに従って詳細に説明する。

次に、第５図は第１図中の音源回路のうち、同一系列に
割当てられている２つの音源回路を取り出したものであ
る。第５図に示すように２つの音源回路はＡ系列および
Ｂ系列を有し、これらの各系列はそれぞれ駆動波形発生
回路３１．３２、遅延回路３３．３４、フィルタ回路３
５．３６、加算器３７．３８およびアンプ３９．４０に
よって構成されるとともに、各系列の信号は加算器４１
によって加算され、波形出力として取り出される。

各制御信号のうち、駆動波形の立上がりを与える信号５
ＴＡＲＴは各系列に共通であるが、その他の駆動波形制
御信号ＷＰＳ□（Ｗａｖｅ　　ＰａｒａｍｅｔｅｒＳ）
、遅延回路制御信号ＤＰＳ　（Ｄｅｌａｙ　　Ｐａｒａ
ｍｅｔｅｒＳ）、フィルタ制御信Ｆｉｌｔｅｒ　　Ｐａ
ｒａｍｅｔｅｒＳ）、ゲインに等は各系列において独立
であり、これらの微妙な差によって楽音の特徴付けを行
うようになっている。

次に、上述した構成における実施例の動作について第６
．７図のフローチャートを参照して説明する。

第６図は遅延制御回路２１の動作を示すフローチャート
である。まず、ステップＳ１で初期設定を行う。具体的
には、初期設定用のレジスタｉを［０］にするとともに
、シフト動作をソフトウェア的にシミュレートするため
に必要なインデックスレジスタｉｘを［０］とし、遅延
データ記憶領域として用いる記憶領域をすべてクリアす
る。これにより、デイレイ長ＤＬ段のデイレイが実現す
るために必要な［０３から［ＤＬ−１］までのＤＬ個の
記憶領域が確保される。

次いで、ステップＳ２でメモリ参照のクリアを行い、Ｄ
（ｉｘ）＝Ｏとする。なお、メモリ参照という処理はＤ
（ｉｘ）の形式で表される書式を有しており、これは第
４図の［０］から［ＤＬ−１］までのメモリ配置をＤ（
ｉｘ）という形で表現したもので、ｉｘはその添字であ
る。ステップＳ３では初期設定用のレジスタｉの値をイ
ンクリメントし、ステップＳ４でこのインクリメントが
［ＤＬ−１］の値を超えたか否かを判別する。

ｒＮＯＪのときはステップＳ２に戻り、ＹＥＳになると
、ステップＳ５でｉｘの位置（デイレイを実現するため
のメモリ配置の位Ｗ）に入力を書込む。次いで、ステッ
プＳ６でタップポイントの位置ｆｘ＋ＴＰに書込まれて
いるデータＤ（ｉｘ＋ＴＰ）を出力する。最後に、ステ
ップＳ７でインデックスレジスタｉｘの値をデクリメン
トしてステップＳ５に戻る。

この処理を繰り返すことによって第３図に示す遅延制御
回路２１の動作がソフトウェアでシミュレートされる。

なお、Ｄ　（ｉｘ＋ＴＰ）のような形でメモリをアクセ
スした場合、配列の上限を超えてしまうことが考えられ
るが、その場合はメモリ配列の頭部に折返してくるもの
とする。数式で厳密に表現すると、 Ｄ　　［（ｉ　　ｘ＋ＴＰ）　　　ｍｏｄ　　　ＤＬ）
］となる。このようにしておかないと、シフト動作を実
現しづらいからである。また、通常の処理の他にタイマ
割込みによる動作信号の監視の処理か行われるとともに
、さらに外部からの割込み信号ＩＲＱが入ると、第６図
の５ＴＡＲＴから処理を開始する。

次に、第７図のフローチャートを参照して全体処理につ
いて説明する。

まず、ステップ９１１でイニシャライズを行い、楽器の
処理を開始したときのさまざまな初期設定を行う。また
、ステップＳ１２で通常の楽音合成の最初の処理として
鍵スキャンを行う。次いで、ステップＳ１３で鍵に関す
るイベントがあるか否かを判別し、イベントかあるとき
はステ・ツブＳ１４に進み、イベントがないときは後述
のステ・ソフＳ２９に進む。ステップＳ１４ではキーオ
ン信号ＫＯＮが出力されたか否かを判別し、ＹＥＳのと
きはステップＳ１５でキーコードＫＣに応じて楽音を割
当てるべき音源の系列を決定する。例えば、ギター等で
は６弦中のいくつかの点で同一音程の楽音を発音するこ
とかできるか、ここでは各キーコードＫＣに応してどの
弦で発音させるかを記憶しているテーブルを参照し、割
当てるべき音源を判断する。次いで、ステップＳ１６で
上記の方法によって選択された系列に発音中の楽音か存
在すれば、その楽音を強制的にダンプする。なお、ダン
プの時点では前述の「動作Ｊ信号によって遅延制御回路
用のＣＰＵの動作を停止させる。これは、遅延制御回路
用のＣＰＵか動作したままであると、不都合の生しる可
能性かあるからである。次いで、ステップＳ１７でダン
プの終了した音源に対して新たなパラメータを与える。

ステップ３１８では所定のアサイン条件を満たしている
か否かを判別する。アサイン条件とは、前回アサインさ
れたキーコードＫＣと同しであり、かつその時間かある
定められた範囲内であるというものである。前回アサイ
ンされたものと同一の音高かある時間内にもう一度アサ
インされると、ＣＰＵ３は同一の弦をアップダウンのス
トロークで弾いていると判断し１、ステップＳ１９で弦
を弾く方向を記憶しているレジスタＤＩＲを反転する。

これによって、オクターブ差を持った弦をトレモロで弾
いたときの微妙な発音立上がりの差を実現できる。一方
、ステップ８１８でｒＮＯＪの判断がなされると、ステ
ップＳ２０でレジスタＤＩＲを反転せずにそのままとし
てステップＳ２１に進む。ステップＳ２１ではイニシャ
ルタッチ情報工Ｔによりタップポイントに関する情報Ｔ
を求める。

なお、各情報ＩＴ、Ｔの相関はＲＯＭ４内に記憶されて
いる。次いで、ステップＳ２２でレジスタＤＩＲの方向
によってどちらの系列の位相を遅らせるかを判別し、“
１”のときはステップＳ２３でＡ系列における出力タッ
プをとる地点の情報ＴＰについてＴＰ＝Ｏを出力すると
ともに、ステップＳ２４でＢ系列についてはＴＰ＝１を
出力し、さらにステップＳ２５でＣＰＵ３から乗算器１
３に正相［＋１１の制御信号を出ツノして入力駆動波形
の位相をそのまま次段に出力する。一方、ステップＳ２
２でレジスタＤＩＲの方向が“０”のときはステップＳ
２６でＢ系列における出力タップをとる地点の情報ＴＰ
についてＴＰ＝Ｏを出力するとともに、ステップＳ２７
でＡ系列についてはＴＰ＝１を出力し、さらにステップ
３２８で乗算器１３に逆相［−１］の制御信号を出力し
て入力駆動波形の位相を反転して次段に出力する。

ステップ３２．５あるいはＳ２８を経ると、次いでステ
ップＳ２９に進み、パネルスキャンを行う。

これは通常のパネル処理である。次いで、ステップＳ３
０でイベントかあるか否かを判別し、ＹＥＳのときはス
テップＳ３１で該当するパネルイベント処理を行ってス
テップＳ１２に戻り、ＮＯのときは直ちにステップＳ１
２に戻る。

一方、ステップＳ１４でキーオン信号ＫＯＮか出力され
ていないときは、ステップＳ３２に進み、キーオフ信号
ＫＯＦＦが出力されたか否かを判別する。ＹＥＳのとき
はステップＳ３３でキーオフ処理を行い、ＮＯのときは
ステップＳ３４でその他の処理を行った後、ステップＳ
２９に進む。

このように本実施例では、ある楽音開始要求に対し、同
時に楽音生成を開始する複数の遅延フィードバック型音
源の出力タップをとる地点が各系列で互いに異なったも
のとなる。言換えれば、遅延フィードバック中の任意の
地点から出力を取り出すことができる。したがって、１
つの発音操作で複数の音源を駆動する電子楽器、本実施
例では１２弦ギターに対応するように十分にシミュレー
ト（すなわち、自然楽器の楽音合成）を行うことができ
、演奏者による楽器の楽音についての微妙な表現の反映
を図ることができる。

また、互いに関連付けられた複数のフィードバックルー
プの出力読み出し地点を、タッチによって変化させるこ
とによって複弦のギターをゆっくり弾いたときと、速く
弾いたときの両舷の発音タイミングの違いを実現するこ
とかできる。

例えば、１２弦ギターの場合、強く　（速く）弾いたと
きは２弦間の発音時間差は小さく、だんだん弱く　（ゆ
っくり）弾くに従って時間差は大きくなり、本実施例で
はこの状態を模倣することができる。

また、一般に、低い方（低音域）の弦では２弦間でオク
ターブずれており、これによってギターでいうアップと
ダウンでは弦の発音順序が入れ替わる。特に、トレモロ
演法（同一キーを続けて発音させる）のとき、これを模
倣するため、本実施例では各信号出力の順序などを交互
に入替え、駆動波形の入力位相も反転させている。これ
によって、１２弦ギターで弾いたときの演奏状態を十分
に再現することができる。

次に、本発明は上記実施例に限定されず、以下に述べる
ような各種の変形態様が可能である。

（Ｉ）本実施例は遅延フィードバック回路の出力のタッ
プ位置によって出力の時間差を実現しているが、例えば
、マイクロコンピュータを用いタイマによって各々の駆
動波形を入力するタイミングを制御するようにしてもよ
い。また、他の音源方式にも応用可能である。

（Ｉｆ）本実施例は１２弦ギターの例であるが、これに
限らず、例えばマンドリンなどのような一発音やピアノ
などの打弦楽器にも適用できる。

（ＩＩＩ）本実施例では、各１２弦に対して固定の楽音
発生系列を用いたが、楽音発生系列を１２より少なくし
て発音割当てを行うようにしてもよい。

また、２本の弦の例を示したが、２本でなく他の複数本
にも同様に適用できる。

（ｒＶ）タップポイントの切換えをタッチのみで制御し
ているが、音色や演法を指定する他の操作子の出力など
を参照して制御するようにしてもよい。

（Ｖ）本実施例では、全体用のＣＰＵと、遅延制御用の
ＣＰＵを独立としたが、１つのＣＰＵで制御することも
もちろん可能である。

（ＶＴ）フィードバックループ内の遅延時間よりも大き
な遅延時間を実現するために、波形メモリの出力を、あ
る遅延をもってループに与えるような構成にしてもよい
。これによって、いわゆるアルペジオ的な効果が期待で
きる。

（■）ＡＳＢ系−列の片方のタップ位置を固定するよう
にしてもよく、この場合は処理をさらに単純化すること
ができる。

（■）両系列の出力を物理的に別系列から音響的に出力
するようにしてもよく、そのようにすると、より実際に
近い楽音の効果を出すことができる。

「発明の効果」 本発明によれば、１つの発音操作で複数の音源を駆動す
る電子楽器について、自然楽器の楽音合成を効率的に行
うことができ、演奏者による楽音についての微妙な表現
の反映を図ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、第
２図は同実施例における音源の１つずつのブロック図、
第３図は同実施例における遅延制御回路の構成を示す図
、第４図は同実施例における遅延制御回路に使用される
メモリの領域を示す図、遅延制御回路の構成を示す図、
第５図は同実施例における音源回路のうち同一系列に割
当てられている２つの音源回路を取り出して示す図、第
６図は同実施例における遅延制御回路の動作を示すフロ
ーチャート、第７図は同実施例における楽音合成制御の
全体のフローチャートである。 ５・・・・・・音源、 １５．３３．３４・・・・・・遅延回路、１６．３５．
３６・・・・・フィルタ回路、１７・・・・・・閉ルー
プ回路、 ２１・・・・・・遅延制御回路。

Claims (1)

1. 【特許請求の範囲】 複数の発音体と、該複数の発音体の一部を同時に励起し
   、該複数の発音体を往復伝播する振動を発生せしめる発
   音操作子と、該発音体の振動損失をシミュレートするロ
   ーパスフィルタおよび発音体における振動の伝播遅延を
   シミュレートする遅延回路とを閉ループ接続した閉ルー
   プ回路とを備えた楽音合成装置において、 前記閉ループ回路は、少なくとも複数の遅延回路を有す
   るとともに、該遅延回路は、その出力を取り出すタップ
   地点が可変できるように構成し、前記複数の発音体に対
   応して該閉ループ回路を複数設け、 さらに、該閉ループ回路は、前記複数の発音体の一部が
   同時に励起されたとき、互いに関連付けられた複数の遅
   延回路の出力読み出し地点を、変化させつつ楽音を合成
   するように構成したことを特徴とする楽音合成装置。