JP2611531B2 - 楽音合成装置 - Google Patents

Description

【発明の詳細な説明】 「産業上の利用分野」 本発明は、撥弦楽器、打弦楽器等の楽音合成に用いて
好適な楽音合成装置に関する。

「従来の技術」 従来より、自然楽器の発音メカニズムをシミュレート
することにより、自然楽器の楽音を合成する装置が知ら
れている。弦楽器音等の楽音合成装置としては、弦の振
動損失をシュミレートしたローパスフィルタと、シフト
レジスタを用いて弦における振動の伝播遅延をシミュレ
ートした遅延回路とを閉ループ接続して波形メモリから
注入した楽音波形を循環させることによって楽音を合成
する技術のものが知られている。このような構成におい
て、閉ループ回路に例えばインパルス等の励起信号を導
入すると、この励起信号が閉ループ内を循環する。この
場合、励起信号は、弦の振動周期に等しい時間で閉ルー
プ内を一巡するとともに、ローパスフィルタを通過する
際に帯域が制限される。そして、この閉ループを循環す
る信号が弦楽器の楽音信号として取り出される。

このような楽音合成装置によれば、遅延回路の遅延時
間およびローパスフィルタの特性を調整することによ
り、ギター等の撥弦楽器音、ピアノ等の打楽器音など、
自然の弦楽器音に近い楽音が合成できる。また、バイオ
リン等の擦弦楽器音の楽音合成は、上述した閉ループ回
路に対し、弓によって弦を励起させる振動を演算する励
起回路を接続することにより実現される。なお、この種
の技術は、例えば特開昭63−40199号公報あるいは特公
昭58−58679号公報に開示されている。

「発明が解決しようとする課題」 しかしながら、上述した従来の楽音合成装置にあって
は、同一の系列を用いて異なる楽音を発生させる場合、
現在鳴っている音を止めずに次の音を発生させると、ノ
イズを生じるなどの不都合があり、さらに現在の音が停
止するまで待つと大変に時間がかかってしまうので、フ
ォーシングダンプなどといわれる手段によって現在発音
中の楽音を急激に減衰させ、新たな楽音の発音を遅らせ
ないことが行われているが、この場合に自然な減衰に任
せるか、あるいはフィルタ内の乗算器の値を［０］にし
て減衰させるしかなく、特に、周波数の低い楽音の合成
時に発音が遅れるというという問題点があった。

すなわち、上記ループにおける遅延時間は、発生させ
るべき楽音の一周期に対応しており、それ故に全てのデ
ータを［０］とするには少なくとも一周期分だけデータ
を循環させなければならず、周波数の高い楽音の合成に
おいては、比較的に問題はないが、周波数の低い楽音の
合成では、発音が遅れる原因となっていた。さらに、遅
延フィルタとしてディジタルのIIRやAPFを用いた場合に
は、フィルタ内にフィードバックが存在するので、全て
のデータが［０］となる正確な時期を特定することが困
難であった。したがって、結果的に楽音の合成時に発音
が遅れる。

本発明は、上述した問題点に鑑みてなされたもので、
同一の系列を用いて異なる楽音を発生させる場合であっ
ても、楽音の合成時に発音遅れのない楽音合成装置を提
供することを目的としている。

「課題を解決するための手段」 上述した問題を解決するために、本発明では、少なく
とも波形データを記憶する記憶手段を含むフィルタと前
記波形データを所定時間遅延させて出力する遅延手段と
を閉ループ接続した閉ループ手段を有し、発音指示に応
じて該閉ループ手段に所定の波形データを入力するとと
もに前記閉ループ手段を循環する前記波形データを楽音
信号として出力する楽音合成装置において、フォーシン
グダンプ要求を出力する制御手段と、この制御手段から
フォーシングダンプ要求があったとき、前記閉ループ手
段から出力される前記楽音信号のレベルを減衰させる減
衰手段と、前記制御手段からフォーシングダンプ要求が
あったとき、前記閉ループ手段のフィルタの記憶手段に
記憶された波形データを消去する消去手段とを設けたこ
とを特徴とする。

「作用」 本発明では、フォーシングダンプ要求があったときに
は、閉ループ手段から出力される楽音信号のレベルが減
衰され、また、フィルタの記憶手段に記憶された波形デ
ータが消去される。

したがって、楽音の一周期に比べ非常に少ない時間で
現在発音している楽音に関するデータを消去することが
でき、同一の系列を用いて異なる楽音を発生させる場合
であっても、楽音の合成時に発音遅れが発生しない。ま
た、記憶手段に記憶された波形データを消去する際には
閉ループ手段を循環する波形データが不連続となり、こ
れをそのまま楽音信号として出力するとノイズが発生す
ることになるが、本発明によれば、こうしたノイズは発
生しない。

「実施例」 次に、図面を参照して本発明の実施例について説明す
る。

第１図は本発明による楽音合成装置を適用した電子楽
器の一実施例の構成を示すブロック図である。第１図に
おいて、本実施例における楽音合成装置は、大きく分け
て鍵盤１、操作パネル２、操作子３、MIDIインターフェ
ース４、CPU5、メモリ６、セレクタ（SEL）７、８、ア
ドレスカウンタ９、駆動波形メモリ10、フィルタ演算器
11、エンベロープジェネレータ（EG）12、乗算器13、サ
ウンドシステム14およびスピーカ15により構成される。

鍵盤１は演奏者によって操作され、キーコードKC、キ
ーオン信号KON、キーオフ信号KOFF等をCPU5に出力す
る。操作パネル２は楽音合成のとき必要な操作情報を演
奏者から受入れ、操作子３は、例えば音色やエコーの調
整等の受入れを行う。また、CPU5はMIDIインターフェー
ス４を介して外部のMIDI機器16と接続され、MIDI機器16
（例えば、他のパソコンシステムや楽器）から必要な信
号やデータ等がMIDI（Musical Instrumennt Digital In
terface）規格によってCPU5に取込まれる。なお、これ
らのデータの授受はCPU5に対しバスライン17を介して行
われる。メモリ６はCPU5の動作制御プログラム、各種楽
音制御用のパラメータも格納しており、パラメータとし
ては、例えばキーコードKCに応じた各音源の総遅延量DL
やタッチとTPを変換するためのテーブル等が含まれる。

CPUは装置全体の動作を制御管理し、必要に応じてセ
レクタ７、８に制御信号を出力する。またCPU5は鍵盤１
が操作されると、キーコード、タッチ情報を取り込み、
それらをもとにアドレスカウンタ９を通じ駆動波形メモ
リ10に駆動波形の出力を要求する。アドレスカウンタ９
はCPU5からの各信号、例えば駆動波形メモリ10の読み出
し開始指示信号、読み出し開始ポイント、読み出しサイ
ズの各信号に基づいて駆動波形メモリ10の読み出しアド
レスを自動的に生成する。なお、アドレス生成タイミン
グは回路の他の部分と同期しているクロックc1によって
与えられる。駆動波形メモリ10には何種類かの駆動波形
が記憶されており、CPU5からは読み出し開始のアドレス
を与えることにより、間接的にそれらのうちの１つが指
定され、出力される。駆動波形メモリ10によって生成さ
れた駆動波形はフィルタ演算部11に注入される。フィル
タ演算部11は加算器18およびフィルタ演算回路19からな
り、フィルタ演算回路19にはキーコード、タッチに応じ
たディレイ長、フィルタ係数等が設定される。そして、
フィルタ演算回路19は与えられた係数等に基づいてメモ
リ６を利用し、フィードバックによる楽音の合成を行
う。すなわち、フィルタ演算回路19は乗算器13からの出
力信号に応答する閉ループ回路を形成し、この閉ループ
回路により駆動波形をフィードバックして楽音を合成す
るもので、その遅延フィードバック回路によって自然楽
器の弦における対応する振動の伝播遅延をシミュレート
し、フィルタにより弦の振動損失をシミュレートして楽
音を合成する。これらの過程によって形成された楽音波
形は乗算器13を介してサウンドシステム14に送られる。

一方、CPU5は次の楽音の生成が鍵盤１によって要求さ
れたとき、エンベロープジェネレータ12に対してフォー
シングダンプ開始を要求する信号STARTを出力する。エ
ンベロープジェネレータ12はこの信号を受けて、予め準
備されているフォーシングダンプ波形に基づいてエンベ
ロープを生成し、乗算器13に送る。乗算器13は最終的に
楽音の振幅を０にし、楽音の振幅が０になると、エンベ
ロープジェネレータ12はCPU5に対してフォーシングダン
プ終了信号ENDを送出する。エンベロープジェネレータ1
2による出力楽音のフォーシングダンプが終了すると、C
PU5は余分な動作を省略するため、フィルタ演算回路19
の動作を停止する。その後、通常はフィルタ演算回路19
によってアクセスされているメモリ６をCPU5から直接制
御し、そこに記憶されているフィルタ演算のパラメータ
をクリアする。CPU5はパラメータのクリアが終了する
と、次の楽音に応じてフィルタやディレイのパラメータ
を設定する。その後、メモリ６のアクセスをフィルタ演
算回路19に戻し、駆動波形メモリ10から新たな波形の注
入を行う。ここで、CPU5は消去手段および制御手段とし
ての機能を有する。

アドレスカウンタ９、駆動波形メモリ10およびフィル
タ演算部11は遅延フィードバック型の音源20を構成して
おり、音源20は所定の自然楽器に対応すべく発音体とし
ての弦が発音操作子（例えば、ピック）によってピック
されると、この弦を往復伝播する振動を発生せしめて楽
音を生成するようなシミュレートを行い、楽音を合成し
て出力する機能を有している。

メモリ６は音源20とCPU5の両方からアクセスされ、CP
U5から出力される前記制御信号によってセレクタ７、８
が切換えられ、メモリ６から必要なデータがアクセスさ
れる。

第２図は第１図に示したフィルタ演算回路19における
フィルタ演算の一例である。

本実施例においては、これらのフィルタリングはソフ
トウェアによる処理としているが、動作を明確にするた
めに、ソフトウェアと等価なハードウェアとして示して
いる。ここでは、楽音のピッチと合わせるためのディレ
イ素子D₁〜D₃と、楽音のピッチ調節および音色変化のた
めのディレイ素子D₄、D₅と、乗算器Ｊと、加算器K₁、K₂
とからなるAPFを連結して構成されている。なお、この
第２図に示すフィルタ演算回路の動作は後にフローチャ
ートを用いて説明する。

第３図は第１図に示したフィルタ演算回路19の詳細な
構成を示すブロック図である。同図に示すように、フィ
ルタ演算回路19は動作制御回路21と、動作制御回路21の
動作を記憶するROM22からなり、入力（input）は駆動波
形メモリ10から、出力（output）はエンベロープジェネ
レータ12によって制御される乗算器13に向けて取り出さ
れる。また、ADDRESS/DATAはフィルタ演算用のメモリ６
との間で、フィルタパラメータはCPU5との間で授受が行
われる。クロックc1は動作タイミングを制御する外部の
回路と同期して供給される。フィルタパラメータ中のST
ARTは動作制御回路21の動作（第４図のフローチャート
参照）を初期状態から再開させるリセット信号である。
一般にはハードウェア割込み信号線を利用してハードウ
ェア割込みベクトルを、第４図のフローチャートにおけ
るスタートアドレスに指定しておけばよい。DELAY長は
第２図のD₁からD₃までのまとまった遅延の長さを与える
信号である。第２図の例ではDELAY長は［３］である。
フィルタ演算回路19に含まれる遅延量はピッチに関係の
ある数値である必要があるので、DELAY長は可変である
ことが望ましい。αはフィルタ演算回路19に含まれるフ
ィルタ係数であり、乗算器Ｊに与えられる。この例では
フィルタとしてのディジタルの一次APFを用いているの
で、係数はαのみであるが、さらに複雑な次数のフィル
タを用いた場合は、当然フィルタ係数の数は多くなる。
動作／停止信号は第１図のCPU5がメモリ６をクリアして
いる間、フィルタ演算回路19内の動作制御回路21を非動
作とするための、制御信号である。クロックとアンド論
理をとることによってハードウェア的に実現してもよい
し、ソフトウェアによって動作／停止信号線のつながっ
たポートをリアルタイムに監視して自身の動作を割込み
があるまで停止するようにしてもよい。

次に、上述した構成における実施例の動作について第
４、６図のフローチャートを参照して説明する。

第４図は第２図に示したフィルタ演算回路19における
フィルタ演算をソフトウェアで実現する場合のフローチ
ャートである。この処理を実現するに当り、それぞれの
ディレイのデータを記憶する手段としては第５図に示す
ように４つの連続した記憶領域31と、ディレイ素子D₄、
D₅の専用の記憶領域32、33およびインデックスレジスタ
ixが配置される。４つの連続した記憶領域31は第２図の
D₁からD₃までの伝搬遅延の実現のために用いられる。そ
のためにインデックスレジスタixを記憶する領域が用意
され、インデックスレジスタixによる相対アドレッシン
グで、データの記憶領域が計算される。また、アドレス
が［３］を超えた場合には［０］に戻る。例えば、ix＝
２で相対値が［３］であった場合、ここではアドレス
「１］が選択されるものとする。

フローチャートに移り、まずステップS1で初期設定を
行い、ix＝０とする。次いで、ステップS2でインデック
スレジスタixが示す番地に波形メモリからのデータ（in
put）を記憶し、ステップS3で出力値を計算するために
ディレイ素子D₃とD₅の結果を加算してＸとする。ここ
で、D₃は（ix＋３）と表わされる。次いで、ステップS4
で第２図における加算器K₃の加算結果を次式に従って計
算する。

（ix）＝D₄−α・Ｘ＋（ix） ステップS5では上式の計算結果をix番地に書込む。こ
れは、出力値に同じであるから、結局その値が出力とし
て取り出される。その後、ステップS6でD₄＝Ｘ、D₅＝α
・Ｘとし、ステップS7でixをデクリメント（この場合で
はix＝０からix＝３）する。これにより、D₁からD₃まで
のデータの伝搬がシミュレートされる。

次に、第６図はフォーシングダンプフローであり、通
常の楽音発生時において、フォーシングダンプ要求があ
ったときにこのフローが実行される。

まず、ステップS11でフォーシングダンプ開始を要求
する信号EGSTARTパルスが出力され、これによりエンベ
ロープジェネレータ12は減衰エンベロープを乗算して、
現在発音中の楽音を強制的に減衰させる。通常の楽音発
生法であれば、この後、次の楽音生成に入るのである
が、遅延回路を用いた方式による楽音合成においては不
要なデータが遅延回路中に残ったままであるので、それ
を消去しなければならない。そのため、楽音の振幅が
［０］になると、エンベロープジェネレータ12はCPU5に
対してフォーシングダンプ終了信号ENDを送出する。し
たがって、ステップS12でフォーシングダンプ終了信号E
NDが送出されたか否かを判別し、NOのときはこのステッ
プにとどまり、YESになると、ステップS13でエンベロー
プ方向に余計なデータを出力しないようにするため、フ
ィルタ（フィルタ演算回路19に相当）内の動作制御回路
21の動作を停止する。エンベロープジェネレータ12は
［０］で停止しているはずであるので、どのような値が
出力されても良いわけであるが、楽器の全動作をCPU5に
よって制御した場合、不要な動作は処理の高速化の妨げ
になるので、停止することにしたものである。

次いで、ステップS14でセレクタ８の選択信号SELECT
を“L"とし、これによりフィルタ係数のメモリをCPU5か
らアクセスできるようにする。次いで、ステップS15で
フィルタ係数メモリの最初のアドレスADをアクセスし、
ステップS16でそのアドレスADを出力する。これによ
り、CPU5によって消去すべきアドレスが生成されてアド
レスが消去されることになる。この場合、データはハー
ド的に［０］が与えられている。

次いで、ステップS17でアドレスADがフィルタ係数メ
モリの最後であるか否かを判別し、NOのときはステップ
S16に戻り、YESのときはステップS18に進む。このよう
な処理により、フィルタ演算回路19によってアクセスさ
れているメモリ６がCPU5から直接に制御され、そこに記
憶されているフィルタ演算のパラメータがクリアされ
る。パラメータのクリアが終了すると、次の楽音に応じ
てフィルタやディレイのパラメータを設定する処理に移
る。すなわち、ステップS18でディジタルフィルタのパ
ラメータを設定し、ステップS19でセレクタ８の選択信
号SELECTを“H"にするとともに、ステップS20でアドレ
スカウンタ９にアドレスとスタートパルスを送る。ま
た、ステップS21でフィルタ演算回路19内の動作制御回
路21を作動させ、ステップS22でEGRESETパルスを出力す
る。これにより、メモリ６のアクセスがフィルタ演算回
路19に戻されてフィルタ演算回路19が停止から動作状態
に復帰し、波形メモリ10から新たな波形の注入が行われ
る。すなわち、フィルタの係数など次の楽音合成に必要
な値がセットされた後、上述と逆の動作が行われて通常
の楽音合成処理に戻る。

以上のフローチャートを実行することによる実際上の
全体のタイミングチャートは第７図のように示される。
第７図に示すように第１のキーオン（1ST KON）により
第１の楽音が合成される。そして、キーオフ（KOFF）が
あり、その後、第２のキーオン（2ND KON）があると、E
GSTARTパルスが立ち上がり、エンベロープが出力され
る。エンベロープの出力が０に低下してフォーシングダ
ンプが終了すると、EGENDパルスがCPU5に対して出力さ
れるとともに、セレクタ８の選択信号SELECTが“L"とな
り、CPU5はメモリクリアに入る。その後、メモリクリア
が終了すると、CPU5は次の楽音を立上げる。

このように本実施例では、遅延フィードバック型の音
源において、フォーシングダンプ要求があったときはフ
ィルタや記憶素子等の一次記憶内容が強制的に消去され
る。すなわち、フィルタ演算部11に用いる記憶装置その
ものの内部値を強制的に［０］にする手段を用いている
ので、楽音の一周期に比べ非常に少ない時間で現在発音
している楽音に関するデータを消去することができ、特
に周波数の低い楽音の合成時においても発音の遅れを防
止することができる。

また、例えば遅延フィルタとしてディジタルのIIRやA
PFを用いた場合、すなわち、フィルタフィードバックを
含むフィルタや直線位相でないフィルタにおいても、ア
ルゴリズムによらず記憶容量のみに応じてフォーシング
ダンプをかけることができ、全てのデータが［０］とな
る正確な時期を特定することが容易で、結果的に楽音の
合成時に発音が遅れるという事態を回避できる。

次に、本発明は上記実施例に限定されず、以下に述べ
るような各種の変形態様が可能である。

（Ｉ）本実施例は記憶素子にRAMを用いているが、これ
に限らず、例えばリセット端子付きのFFを用いれば一回
のリセット信号で全てのデータを消去することができ
る。

（II）本実施例における各回路の全てを単一のCPUで制
御するようにしてもよい。

（III）本実施例では、EGの処理とメモリのクリアをシ
ーケンシャルに行っているが、可能な部分を並列に処理
できるようにしてもよい。例えば、単なる遅延、あるい
はフィードバックのないFIRフィルタなどの部分は、ど
こからが消去すべきデータであるかが明確に分かってい
るので、通常の楽音発生と並行してデータの消去を行う
ことも可能である。

（IV）上記実施例の処理では全てをソフトウェアやマイ
クロプログラムによる処理としてもよい。

（Ｖ）また、本発明は遅延回路を含むループ回路として
例えば、特開昭63−40199号公報に開示されているウェ
ーブガイドを用い、そのアルゴリズムに利用することも
可能である。

「発明の効果」 本発明によれば、楽音の一周期に比べ非常に少ない時
間で現在発音している楽音に関するデータを消去するこ
とができ、同一の系列を用いて異なる楽音を発生させる
場合であっても、楽音の合成時に発音遅れを防止するこ
とができる。また、記憶手段に記憶された波形データを
消去する際には閉ループ手段を循環する波形データが不
連続となり、これをそのまま楽音信号として出力すると
ノイズが発生することになるが、本発明では楽音信号を
減衰させるようにしているため、このようなノイズの発
生を防止することができる。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、第
２図は同実施例のフィルタ演算回路におけるフィルタ演
算の一例を示す図、第３図は同実施例におけるフィルタ
演算回路の詳細な構成を示すブロック図、第４図は同実
施例のフィルタ演算回路におけるフィルタ演算をソフト
ウェアで実現する場合のフローチャート、第５図は同実
施例におけるフィルタ演算回路に使用されるメモリの領
域を示す図、第６図は同実施例におけるフォーシングダ
ンプ処理を示すフローチャート、第７図は同実施例にお
けるフォーシングダンプ処理を説明するための波形図で
ある。 ５……CPU（消去手段、制御手段）、６……メモリ、11
……フィルタ演算部、19……フィルタ演算回路、20……
遅延フィードバック型の音源。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】少なくとも波形データを記憶する記憶手段
   を含むフィルタと前記波形データを所定時間遅延させて
   出力する遅延手段とを閉ループ接続した閉ループ手段を
   有し、発音指示に応じて該閉ループ手段に所定の波形デ
   ータを入力するとともに前記閉ループ手段を循環する前
   記波形データを楽音信号として出力する楽音合成装置に
   おいて、 フォーシングダンプ要求を出力する制御手段と、 この制御手段からフォーシングダンプ要求があったと
   き、前記閉ループ手段から出力される前記楽音信号のレ
   ベルを減衰させる減衰手段と、 前記制御手段からフォーシングダンプ要求があったと
   き、前記閉ループ手段のフィルタの記憶手段に記憶され
   た波形データを消去する消去手段と を設けたことを特徴とする楽音合成装置。