JPH0343656B2 - - Google Patents

Info

Publication number
JPH0343656B2
JPH0343656B2 JP60040956A JP4095685A JPH0343656B2 JP H0343656 B2 JPH0343656 B2 JP H0343656B2 JP 60040956 A JP60040956 A JP 60040956A JP 4095685 A JP4095685 A JP 4095685A JP H0343656 B2 JPH0343656 B2 JP H0343656B2
Authority
JP
Japan
Prior art keywords
identification signal
data processing
processing device
receivable
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP60040956A
Other languages
English (en)
Other versions
JPS60205651A (ja
Inventor
Shutaare Peetaa
Ungaa Manfureeto
Aizenatsuku Yoahimu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nixdorf Computer AG
Original Assignee
Nixdorf Computer AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nixdorf Computer AG filed Critical Nixdorf Computer AG
Publication of JPS60205651A publication Critical patent/JPS60205651A/ja
Publication of JPH0343656B2 publication Critical patent/JPH0343656B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/374Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a self-select method with individual priority code comparator

Description

【発明の詳細な説明】 (技術分野の説明) 本発明は、複数台の送信可能状態のデータ処理
装置の1台と1台または複数台の結合すべき他の
データ処理装置との間を多重導線設備を介して結
合する方法において、それぞれのデータ伝送に先
行する選択期間の間に送信可能状態のデータ処理
装置内の多重導線設備の制御導線上の選択スター
ト信号が優先順位の検査を開始する方法に関す
る。
(従来装置の説明) 複数台のデータ処理装置が1つの多重導線設備
を介して相互に連絡可能であるデータ処理システ
ムはマルチプロセツサ・システムとも呼ばれてい
る。マツチプロセツサ・システムにおいてはバス
とも呼ばれる多重導線設備を介して複数台のプロ
セツサが相互に結合され、これらのプロセツサは
それぞれ中央処理装置と、主記憶装置と、バスカ
ツプラと、入出力インターフエースとを有する独
自のデータ処理を形成している。
データ処理システムの内部においては初期化工
程により種々のデータ処理問題のプロセツサへの
配分が行われ、この配分は実用上の面では平行処
理すなわち個々のプロセツサの瞬時処理の観を提
している。この作業配分はデータ処理システムの
ダイナミツクな状態で順次切換えられて作業割当
が行なわれ、この作業割当ては一方あらかじめ与
えられた優先順位に従つて制御される。これの意
味は、プロセツサがバスを介して他のプロセツサ
にアクセスすることに関し、ダイナミツクな優先
順位に準拠しているということである。1つのプ
ロセツサを他のプロセツサと結合するときは、こ
のような優先順位の範囲内で、バスにアクセスし
てデータ伝送結合を形成するために高い優先順位
を有する他のプロセツサが存在しないかどうか検
査されなければならない。
ここで必要な優先順位の検査では従来、アクセ
ク希望を表明している複数台のプロセツサのうち
最高の優先順位を有するプロセツサが確認され、
その後にはじめて他のプロセツサとのデータ伝送
結合が形成される。しかしながらこの原理では、
プロセツサのバスを介して最高の優先順位を与え
られて受信しようとするプロセツサが受信可能状
態になくその存在状態を識別する状態信号を発信
したときは優先順位検査を繰返さなければならな
いという欠点を有している。この場合新たな結合
検査のために希望するプロセツサが自由状態であ
る識別信号を発信して望ましいデータ伝送結合が
形成されるまで優先順位検査がずつと繰返して行
われなければならない。したがつて時間ロスが発
生し、これはそのときどきのデータ処理システム
の作動経過のダイナミツクな状態と関連すること
でもあり決して望ましいものではない。この時間
ロスをなくそうと思うならば、希望プロセツサの
アドレス化と平行してプロセツサの状態検査を実
行するために多重導線設備内に追加の導線を設け
ればよい。しかしこれによりデータ処理システム
に対し回路結線費用がかさみ全体としてきわめて
高額になつて好ましくない。
(本発明の目的および概略) 本発明は受信可能状態のプロセツサが存在しな
い場合でも従来から既知の原理にもとずくものよ
り実質的に少ない時間ロスでデータ伝送結合を開
始する方法とその結果方式を提供することを課題
の基礎としている。
冒頭記載の方法はこれらの課題を解決するため
に本発明により、 受信可能状態の各データ処理装置から、少とも
選択期間の間それに割当てられた多重導線設備内
の導線上に、選択スタート信号の受信後それの受
信可能状態を現わす受信可能識別信号が発信され
ること、 そのとき接続しようとするデータ処理装置に割
り当てられた導線上に受信可能識別信号が存在す
るか否かの検査がそれに続いて実行されもしこの
受信可能識別番号が少くとも選択期間の間それに
割当てられた多重導線設備内の導線上に存在した
ならば送信可能識別信号が発信されること、 送信可能識別信号を発信した送信可能状態のデ
ータ処理装置内においてのみ送信可能識別信号評
価により優先順位の検査が実行されること、 のように形成されている。
本発明による方法はまた、本来のデータ伝送に
先行する選択期間内に多重導線設備(バス)の
個々の導線の個々のデータ処理装置への特定の割
り当てを実行し、この選択期間内にデータ伝送結
合が形成される。選択期間内は2つの時間区間に
区分され、そのうちの第1の時間区間はシステム
のすべての受信可能状態のデータ処理装置からの
受信可能識別信号の発信のためのものである。次
に第2の時間区間は固定割当て導体上への送信可
能識別信号の発信のためのものである。しかしそ
の前に各送信可能状態のデータ処理装置内で第1
の時間区間の間にそれが希望する受信データ処理
装置が受信可能状態にあるか否かが検査される
が、これに対してはもつぱらバスに発生する受信
可能識別信号と送信可能状態のデータ処理装置内
に存在する受信データ処理装置のアドレスとの比
較が実行される。第1の時間区間内で実行される
多重導線設備の個々の導線の個々のデータ処理装
置への割当てはたとえば割当表にしたがつて実行
されるのでこの比較は可能であり、この割当表は
システムの初期化のときに設定され各データ処理
装置の記憶装置内に保存可能である。次に第2の
時間区間内に送信可能状態のデータ処理装置によ
り希望されたデータ処理装置が受信可能状態であ
ることを発見した上でその送信可能状態データ処
理装置の送信識別信号がバス上に発信されると、
これらの各送信可能状態のデータ処理装置内で分
散してきわめて簡単な方法でバス上に発生する送
信可能識別信号と割当表に似て各データ処理装置
内に記憶されている優先順位表との比較により優
先順位検査が実行される。この比較においてこの
比較を実行しているそのデータ処理装置が他のデ
ータ処理装置より優先順位が低いときは、そのデ
ータ処理装置は多重導線設備から遮断されそのデ
ータ処理装置により希望されたデータ処理装置は
後の時点で再び導入されてくる。
本発明による方法の実質的利点は、優先順位検
査においてマルチプロセツサシステムの技術的ス
テツプと歩調を合わせられることで、その理由は
優先順位検査はプログラム制御による論理的な
個々のステツプではなく回路技術を応用して受信
可能状態のプロセツサからのみ選択期間内にすで
に発信された信号で実行されるからである。この
場合複数回のアドレシングステツプおよび検査ス
テツプの実行がないので、優先順位検査に対して
もしたがつて選択期間に対しても処理時間の早い
回路技術の特性が十分に利用され選択期間は全体
としてできる限り最短にすることが可能である。
本発明による方法の過程においてはまず受信可能
状態のデータ処理装置がその受信可能信号を多重
導線設備上へ発信するので、上記のように送信し
ようとする各データ処理装置内で実行されるこの
受信可能識別信号とそのとき希望される受信デー
タ処理装置アドレスとの比較により、データ伝送
結合に対しそもそも関係を有する受信データ処理
装置だけの自動的な事前選択が可能である。した
がつて、複数台のデータ処理装置からまず受信可
能状態であるデータ処理装置のみを選択するため
に特別な選択ステツプすなわち時間消費は必要と
しない。優先順位検査に対し、ここで連結可能な
プロセツサのみが関与しこの場合高い優先順位を
割当てられたデータ伝送結合のみが導入成立され
るのでただ1回の選択ステツプが必要となるだけ
である。この優先順位検査を制御する基準を伝送
するためには、選択期間内のみ上記のように各デ
ータ処理装置ないし各プロセツサに固定の割当て
がなされなければならない通常のデータ伝送導線
が利用可能なので、多重導線設備に追加の導線は
必要ではない。
〔実施例による説明〕
以下に本発明の実施のための回路設備との結合
を図をもちいて説明する。
第1図にデータ処理システムが図示され、ここ
で以下バスと呼ばれる多重導線設備10にデータ
処理装置として複数台のプロセツサ11ないし1
6がそれぞれバス結合設備20ないし25を介し
て接続されている。図示の実施例では6台のプロ
セツサ11ないし16が設けられ、これらはこの
種のマルチプロセツサシステムには既知のように
全システムの範囲内で同一または異種の問題を処
理可能である。データ処理の範囲内で時により2
台のプロセツサがバス10を介して相互に連絡可
能であるが、これらのデータ伝送結合が行われる
前に選択期間が先行する。この選択期間は結合希
望を表明するプロセツサにより以下に述べるよう
な方法で開始され、この場合希望するプロセツサ
が受信可能状態であるか否かが検査される。受信
可能状態が存在しないということはたとえばバス
10を介してデータ伝送結合が形成されたままで
あるか、または希望のプロセツサ内で内部データ
処理が実行されているかであつて、これらは新た
なデータ伝送結合を阻止することになる。プロセ
ツサ11ないし16は種々の仕事配分が行われる
とき異なる優先順位がつけられなければならない
ので、配分形成のためにアドレス指定工程のほか
に優先順位検査も実行されねばならず、このこと
はすでに一般的にこれまで説明してきたとおりで
ある。
さらに明瞭なごとく、本発明の方法を使用する
場合結合を形成する間中央での優先順位検査は不
用で、これは分散して結合希望を表明する各プロ
セツサの内部で実行される。
第2図はバス10に接続されたプロセツサの最
も重要な機能装置を示す。これは図示されてない
主記憶装置制御を含む内部結合32を介して主記
憶装置31(M)を付属した中央処理装置30
(CPU)を具備する。一方中央処理装置30と主
記憶装置31とは記憶装置制御装置33
(MMU)を結合し、記憶装置制御装置33は同
様に主記憶制装置制御の課題を実行し、この載置
33を介してプロセツサ内で内部データ処理の実
行が可能である。これに必要な、バス10を介し
て受信される信号およびバス10を介して送信さ
れる信号は、バス結合導体設備35を介してバス
10と結合されているバス結合回路34(BCU)
により制御される。
バス結合回路34内には、それによつて選択期
間内に2または複数台のプロセツサ間の結合構成
が開始されて分散して優先順位検査が行われる機
能装置が含まれている。これらの機能装置が第3
図に説明されている。
第3図は4個の単独回路40,41,42,4
3の配置を示し、これらの回路はデータ伝送結合
の開始のための実質的な機能装置を示しており中
央処理装置30を介して制御される。回路40は
受信可能識別信号−送信回路であつて重要な構成
要素としてその入口がANDエレメント402と
結合されているデマルチプレクサ401を有して
いる。デマルチプレクサ401はたとえばタイプ
74138の組立回路でよい。これの選択工程はアド
レスレジスタ403で制御される。
デマルチプレクサ401の出口は出力レジスタ
404と結合され、そのレジスタ出口はそれぞれ
バス10の導線と接続されている。さらにレジス
タ405を有し、その出口はANDエレメント4
02の入口と結合されている。ANDエレメント
402の第2の入口は受信可能状態発信回路44
(R)に結合され、この回路44はプロセツサの
受信可能状態を発信ししたがつて中央処理装置3
0により制御される。送信可能状態は送信可能状
態発信回路45(T)により発信され、この回路
45も同様に中央処理装置30により制御され
る。レジスタ404と405とは全システムの中
央クロツクパルスCCLにより異なる時刻t1および
t2に活性化されしたがつて、その制御入口は中央
クロツクパルス導線46に接続されている。レジ
スタ405はすべてのプロセツサに共通の選択ス
タート信号導線47を介して伝送される選択スタ
ート信号ASの受信のためのものである。この選
択スタート信号導線にレジスタ48の出口が接続
され、レジスタ48は選択スタート信号を中央処
理装置30から受信し、中央クロツクパルス導線
46を介して時刻t0に活性化され次にオープンコ
レクタ回路49を介して選択スタート信号を選択
スタート信号導線47へ発信する。
アドレスレジスタ403は第3図に示す回路を
有するプロセツサに割当てられたアドレスADIを
受信するためにある。要するにこれはプロセツサ
固有の内部アドレスであつてこれは中央制御装置
30からアドレスレジスタ403へ伝送されした
がつてプロセツサのシステム内での位置によつて
は変更も可能である。
受信可能状態発信回路44が中央処理装置30
による対応の制御でプロセツサの受信可能状態を
発信しかつある送信可能状態のプロセツサから選
択スタート信号導線47へ発信された選択スター
ト信号が時刻t0に選択スタート信号導線47上に
発生すると直ちに、受信可能識別信号−送信回路
40はそれに割当てられたバス10の導線上に受
信可能識別信号を発信可能である。この選択スタ
ート信号はレジスタ405で受信され、レジスタ
405は時刻t1にANDエレメント402へ入力
し受信可能状態を標示する信号をデマルチプレク
サ401へ伝送する。デマルチプレクサ401は
固有のプロセツサアドレスADIでアドレス指定さ
れた出口において出力レジスタ404の1つの位
置へ受信可能識別信号を送信するが、出力レジス
タ404の出力導線はデマルチプレクサ401の
上記の機能により第3図に示す回路を有するプロ
セツサに固定して割当てられているバス10の導
線に接続されている。受信可能識別信号のバス1
0への伝送は時刻t2に実行される。
回路41は受信可能識別信号−受信回路であつ
てたとえばタイプ74151の組立回路でよく、中央
処理装置30により制御されたアドレスレジスタ
413で制御される切換機能を有している。アド
レスレジスタ413はデータ伝送結合が形成され
るプロセツサすなわち第3図に示す回路を割当て
られたプロセツサにより希望されるプロセツサの
アドレスADNを受信するためのものである。マ
ルチプレクサ411は入力レジスタ414と結合
され、レジスタ414の入口はそれぞれバス10
の導線に接続されている。
バス10の個々の導線上に受信可能識別信号が
存在すると、この信号は入力レジスタ414に受
信され時刻t3にマルチプレクサ411に伝送され
る。アドレスADNを有して希望プロセツサから
発生したこの受信可能識別信号はマルチプレクサ
411により上記の切換機能が行われたあと送信
可能識別信号−送信回路である回路42へさらに
伝送される。
この送信可能識別信号−送信回路42は受信可
能識別信号−送信回路40と同様の構成であつて
デマルチプレクサ421と結合されたANDエレ
メント422を有し、マルチプレクサ421はタ
イプ74138の組立回路でよく、また第3図に示さ
れた回路を割当てられたプロセツサの内部プロセ
ツサアドレスADIを受信するアドレスレジスタ4
23により制御される切換機能を有している。デ
マルチプレクサ421の後に出力レジスタ424
が設けられ、その出力導線は各々バス10の導線
に接続され、レジスタ424は時刻t4に活性化さ
れる。ANDエレメント422は受信可能識別信
号−受信回路41のマルチプレクサ411の上記
出力信号と送信可能状態発信回路45からの送信
可能状態信号とにより制御される。これの意味
は、希望するプロセツサの受信可能識別信号を受
信可能識別信号−受信回路41で時刻t3に受信し
たときまた第3図に示す回路を割当てられたプロ
セツサが送信可能状態であるとき第3図に示す回
路を有するプロセツサに固定に割当てられたバス
10の導線に送信可能識別信号が時刻t4に伝送さ
れることである。
回路43は送信可能識別信号−受信回路であつ
て優先順位検査回路431を有し、この検査回路
431は判定器とみなされ時刻t5に入力レジスタ
432を介して制御される。入力レジスタ432
はその入力導線をバス10のそれぞれの導線と接
続し、総体的にバス10上に出現する送信可能識
別信号を受信する。この送信可能識別信号は時刻
t5に判定器431に伝送され、次に判定器431
はデータ伝送システムのすべての中央処理装置に
共通な優先順位規定により制御されて、第3図に
示す回路を有するプロセツサが他のプロセツサよ
り高い優先順位を有しているのでバス10から遮
断すべきか否か、次には中央処理装置30により
何が実行されるかを決定するために第3図に示す
回路を有するプロセツサの優先順位を検査する。
第1図に示すようなあるシステムのすべてのプ
ロセツサないしデータ処理装置が第3図のような
回路を有している場合、2台または複数台のプロ
セツサ間のデータ伝送結合の開始は第4図に示す
タイムスケジユールに従つて経過していく。ここ
でデータ伝送システムの中央クロツクパルス
CCLを個々のクロツクパルス区間t0ないしt5で示
している。クロツクパルス区間t0の間に、他のプ
ロセツサとの結合を希望する送信可能状態のプロ
セツサから選択スタート信号ASが選択スタート
信号導線47上に伝送される。この選択スタート
信号はクロツクパルス区間t1の間にすべてのプロ
セツサの受信可能識別信号−送信回路40のレジ
スタ405で受信され上記のように判定される。
受信可能状態のプロセツサにおいてこのプロセツ
サはそのときこのプロセツサに割当てられたバス
10の導線上にクロツクパルス区間t2に受信可能
識別信号を発信し、したがつてこのように発信さ
れた受信可能状態のプロセツサの受信可能識別信
号は送信可能状態のプロセツサの受信レジスタ4
14内へ受信される。
クロツクパルス区間t3に、希望されたプロセツ
サの受信可能識別信号が存在するか否かを認識す
るためにこの受信可能識別信号は上記のように送
信可能状態のプロセツサ内で検査される。もし存
在した場合、そのプロセツサに固定して割当てら
れたバス10のその導線上にクロツクパルスt4に
送信可能識別信号が発信される。したがつてバス
10上には、連絡可能すなわち受信可能状態のプ
ロセツサを指定したプロセツサの送信機能識別信
号のみが発生する。
この送信可能識別信号はクロツクパルス区間t5
にこれらのプロセツサの送信可能識別信号−受信
回路43により受信され、各プロセツサにおいて
優先順位検査が実行され、その結果最も高い優先
順位を有するプロセツサのみがバス10との結合
を維持し、その他のプロセツサはバス10から遮
断される。次に、バス10となお結合を維持する
プロセツサはそれに指定されたプロセツサとバス
10を介して本来のデータ伝送を開始可能であ
る。
【図面の簡単な説明】
第1図はマルチプロセツサシステムの形態にお
けるデータ処理システムの一般概念図、第2図は
第1図に示すマルチプロセツサシステム内の1つ
のプロセツサモジユールの主要機能装置、第3図
は本発明の方法の実行を可能とする1つのプロセ
ツサ内のバス結合回路、第4図は選択期間の経過
クロツクダイヤグラムである。 10……バス(多重導線設備)、11−16…
…プロセツサ、20−25……バス結合導線設
備、30……中央処理装置、34……バス結合回
路、40……受信可能識別信号−送信回路、41
……受信可能識別信号−受信回路、42……送信
可能識別信号−送信回路、43……送信可能識別
信号−受信回路、44……受信可能状態発信回
路、45……送信可能状態発信回路、401,4
21……デマルチプレクサ、402,422……
AND結合(ANDエレメント)、403,423
……アドレスレジスタ、404,424……出力
レジスタ、405……中央制御レジスタ、411
……マルチプレクサ、414,432……入力レ
ジスタ、431……優先順位検査回路。

Claims (1)

  1. 【特許請求の範囲】 1 複数台の送信可能状態のデータ処理装置の1
    台と1台または複数台の結合すべき他のデータ処
    理装置との間を多重導線設備を介して結合する方
    法において、それぞれのデータ伝送に先行する選
    択期間の間に送信可能状態のデータ処理装置内の
    多重導線設備の制御導線上の選択スタート信号が
    優先順位の検査を開始する方法であつて、 受信可能状態の各データ処理装置から、少くと
    も選択期間の間それに割当てられた多重導線設備
    内の導線上に、選択スタート信号の受信後それの
    受信可能状態を現わす受信可能識別信号が発信さ
    れること、 そのとき接続しようとするデータ処理装置に割
    り当てられた導線上に受信可能識別信号が存在す
    るか否かの検査がそれに続いて実行され、もしこ
    の受信可能識別信号が少くとも選択期間の間それ
    に割当てられた多重導線設備内の導線上に存在し
    たならば送信可能識別信号が発信されること、 送信可能識別信号を発信した送信可能状態のデ
    ータ処理装置内においてのみ送信可能識別信号評
    価により優先順位の検査が実行されること、 を特徴とするデータ伝送結合を開始する方法。 2 選択スタート信号の発信と、選択スタート信
    号の判定と、受信可能識別信号の発信と、受信可
    能識別信号の存在の検査と、送信可能識別信号の
    発信と、優先順位の検査とはそれぞれ中央クロツ
    クパルス制御装置の時間区間内で実行され、この
    場合選択期間はこれらの相互に連続するクロツク
    パルス区間に分割されていることを特徴とする特
    許請求の範囲第1項に記載の方法。 3 受信可能識別信号と送信可能識別信号とは多
    重導線設備のデータ導線を介して伝送されること
    を特徴とする特許請求の範囲第1項または第2項
    に記載の方法。 4 受信可能識別信号ないしは送信可能識別信号
    の伝送は各々多重導線設備の1本の導線上で実行
    され、この伝送はデータ処理装置のみに通用する
    各クロツクパルス区間に割当てられることを特徴
    とする特許請求の範囲第1項ないし第3項いずれ
    かに記載の方法。 5 そのとき接続しようとするデータ処理装置の
    受信可能識別信号が存在するかどうかの各送信可
    能状態のデータ処理装置内での検査は接続しよう
    とするデータ処理装置に割当てられている多重導
    線設備の導線の状態検査により実行されることを
    特徴とする特許請求の範囲第4項に記載の方法。 6 受信可能識別信号ないし送信可能識別信号は
    相互に記憶され中央クロツクパルス制御により発
    信されることを特徴とする特許請求の範囲第1項
    ないし第5項のいずれかに記載の方法。 7 そのとき送信可能状態のデータ処理装置内に
    受信可能識別信号が存在するか否かの検査は接続
    しようとする各データ処理装置のアドレスと受信
    可能識別信号を伝送する多重導線設備内の導線の
    順序数との比較によつて実行されることを特徴と
    する特許請求の範囲第1項ないし第6項のいずれ
    かに記載の方法。 8 各データ処理装置は、その制御入口において
    選択スタート信号(AS)を伝送する制御導線4
    7と受信可能状態発信回路44とに結合されてい
    る受信可能識別信号−送信回路40と、 その制御入口において多重導線設備10のすべ
    ての導線と結合されている受信可能識別信号−受
    信回路41と、 その制御入口において送信可能状態発信回路4
    5と受信可能識別信号−受信回路41とに結合さ
    れている送信可能識別信号一送信回路42と、 その制御入口において多重導線設備10のすべ
    ての導線と結合されている送信可能識別信号−受
    信回路43と、を具備していることを特徴とする
    特許請求の範囲第1項ないし第7項のいずれかに
    記載の方法を実行するための結線方式。 9 受信可能識別信号−送信回路40ないし送信
    可能識別信号−送信回路42はAND結合402,
    422によつて制御されかつ比較機能を有するデ
    マルチプレクサ401,421を具備し、その出
    口は中央クロツクパルスで制御されかつ出口が多
    重導線設備10のそれぞれの導線と結合されてい
    る出口レジスタ404,424のロード入口と結
    合されまたデマルテイプレクサ401,421の
    比較データ入口はアドレスレジスタ403,42
    3を介してデータ処理装置の固有のアドレス
    (ADI)と接続されていること、 AND結合402,422は受信可能状態発信
    回路44ないしは送信可能状態発信回路45と選
    択スタート信号(AS)を受信する中央制御レジ
    スタ405ないしは受信可能識別信号−受信回路
    41とに接続されていること、を特徴とする特許
    請求の範囲第8項に記載の結線方式。 10 受信可能識別信号−受信回路41は、その
    ロード入口がそれぞれ多重導線設備10の導線に
    存在しかつ中央クロツクパルスで制御される入力
    レジスタ414の出口により制御される比較機能
    付マルチプレクサ411を具備し、その出口は送
    信可能識別信号−送信回路42のAND結合42
    2の入口と結合されかつマルチプレクサ411の
    比較データ入口はアドレスレジスタ423を介し
    て接続しようとするデータ処理装置のアドレス
    (AND)と接続されていることを特徴とする特許
    請求の範囲第9項に記載の結線方式。 11 受信可能識別信号−受信回路43は優先順
    位検査回路431を具備し、これは中央クロツク
    パルスで制御される入力レジスタ432の出口を
    介して接続され、このレジスタ432のロード入
    力はそれぞれ多重導線設備10の導線上に存在す
    ることを特徴とする特許請求の範囲第8項ないし
    第10項のいずれかに記載の結線方式。 12 各データ処理装置が有する回路40,4
    1,42,43はデータ処理装置を多重導線設備
    10と結合するバス結合回路34内に設けられて
    いることを特徴とする特許請求の範囲第8項ない
    し第11項のいずれかに記載の結線方式。
JP60040956A 1984-03-02 1985-03-01 データ伝送結合を開始する方法とその結線方式 Granted JPS60205651A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19843407870 DE3407870C1 (de) 1984-03-02 1984-03-02 Verfahren und Schaltungsanordnung zum Einleiten einer Datenuebertragungsverbindung
DE3407870.3 1984-03-02

Publications (2)

Publication Number Publication Date
JPS60205651A JPS60205651A (ja) 1985-10-17
JPH0343656B2 true JPH0343656B2 (ja) 1991-07-03

Family

ID=6229498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60040956A Granted JPS60205651A (ja) 1984-03-02 1985-03-01 データ伝送結合を開始する方法とその結線方式

Country Status (3)

Country Link
EP (1) EP0154725A3 (ja)
JP (1) JPS60205651A (ja)
DE (1) DE3407870C1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4858173A (en) * 1986-01-29 1989-08-15 Digital Equipment Corporation Apparatus and method for responding to an aborted signal exchange between subsystems in a data processing system
DE3928481C2 (de) * 1989-08-29 1994-09-22 Diehl Gmbh & Co Prioritätsorientiertes dezentrales Busvergabesystem

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4038644A (en) * 1975-11-19 1977-07-26 Ncr Corporation Destination selection apparatus for a bus oriented computer system
US4320452A (en) * 1978-06-29 1982-03-16 Standard Oil Company (Indiana) Digital bus and control circuitry for data routing and transmission

Also Published As

Publication number Publication date
EP0154725A3 (de) 1987-04-15
EP0154725A2 (de) 1985-09-18
DE3407870C1 (de) 1985-08-14
JPS60205651A (ja) 1985-10-17

Similar Documents

Publication Publication Date Title
CA1104226A (en) Computer useful as a data network communications processor unit
US4763320A (en) Method and arrangement for transmitting data, especially in an aircraft
US4402040A (en) Distributed bus arbitration method and apparatus
EP0028631B1 (en) First-come first-served resource allocation apparatus
US5237567A (en) Processor communication bus
EP0081961A2 (en) Synchronous data bus system with automatically variable data rate
US4159518A (en) Auto-selection priority circuits for plural channel adapters
JPH07262128A (ja) 直列のマスター・スレーブ装置において機能ユニットを構成する方法と装置
US5958031A (en) Data transmitting/receiving device of a multiprocessor system and method therefor
US4740956A (en) Linear-space signalling for a circuit-switched network
JP4662723B2 (ja) 多重ソースの多重チャンネルへの割当て方法及びシステム
US4212080A (en) Data transmission control system
JPH0343656B2 (ja)
US4376975A (en) Arbitration controller providing for access of a common resource by a plurality of central processing units
EP0355856A1 (en) Daisy chain interrupt processing system
EP0270882B1 (en) In band connection establishment for a multiple multi-drop network
CA1178685A (en) Data transmitting link
JPH04287150A (ja) 同期式シリアルバス方式
JPH076126A (ja) プロセッサ間バス伝送方式
JPH06164603A (ja) 時分割多重伝送装置の伝送方式
JP2550076B2 (ja) 多重系コントロ−ラ装置
JPS5816337A (ja) プラント情報伝送システム
JPS59147555A (ja) コンテンシヨン形マルチドロツプ接続方式
JPH09305535A (ja) 制御系シリアルバスの非同期多重方式
JPH04156741A (ja) ループ・バス転送方式