JPH0342018B2 - - Google Patents
Info
- Publication number
- JPH0342018B2 JPH0342018B2 JP25902084A JP25902084A JPH0342018B2 JP H0342018 B2 JPH0342018 B2 JP H0342018B2 JP 25902084 A JP25902084 A JP 25902084A JP 25902084 A JP25902084 A JP 25902084A JP H0342018 B2 JPH0342018 B2 JP H0342018B2
- Authority
- JP
- Japan
- Prior art keywords
- phototransistor
- region
- effect transistor
- field effect
- insulated gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005669 field effect Effects 0.000 claims description 23
- 239000000758 substrate Substances 0.000 description 19
- 230000000903 blocking effect Effects 0.000 description 6
- 230000003321 amplification Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical group [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
- H03K17/79—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling bipolar semiconductor switches with more than two PN-junctions, or more than three electrodes, or more than one electrode connected to the same conductivity region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
- H03K17/795—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling bipolar transistors
- H03K17/7955—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling bipolar transistors using phototransistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
この発明は、エミツターベース間が抵抗により
橋絡されたホトトランジスタを用いた回路に関す
る。
橋絡されたホトトランジスタを用いた回路に関す
る。
かかる回路は例えば企業誌“Siemens
Components”第20巻（1982年）、第３号、83/84
ページ、第２図に記載されている。ホトトランジ
スタのエミツターベース間の橋絡は、ホトトラン
ジスタの非露光状態において流れるコレクターベ
ース間の順阻止漏れを電流を放流することを目的
にしている。これにより、開放されたベース電極
を有するホトトランジスタに比べて、ホトトラン
ジスタの順阻止耐電圧強度を約２倍に高めること
ができる。しかしながらこの抵抗はホトトランジ
スタの露光状態においても働いて、その電流増幅
率を低下させてしまう。
Components”第20巻（1982年）、第３号、83/84
ページ、第２図に記載されている。ホトトランジ
スタのエミツターベース間の橋絡は、ホトトラン
ジスタの非露光状態において流れるコレクターベ
ース間の順阻止漏れを電流を放流することを目的
にしている。これにより、開放されたベース電極
を有するホトトランジスタに比べて、ホトトラン
ジスタの順阻止耐電圧強度を約２倍に高めること
ができる。しかしながらこの抵抗はホトトランジ
スタの露光状態においても働いて、その電流増幅
率を低下させてしまう。
この発明は、抵抗がホトトランジスタの非露光
状態において最も小さく、ホトトランジスタの露
光を強めるに従い段々と大きくなるように、頭記
の回路を改良することを目的とする。
状態において最も小さく、ホトトランジスタの露
光を強めるに従い段々と大きくなるように、頭記
の回路を改良することを目的とする。
この目的は、抵抗をデイプリーシヨン形の絶縁
ゲート電界効果トランジスタのドレン−ソース間
により構成し、かつこの絶縁ゲート電界効果トラ
ンジスタのゲート電極を固定電位に置くことによ
り達成される。
ゲート電界効果トランジスタのドレン−ソース間
により構成し、かつこの絶縁ゲート電界効果トラ
ンジスタのゲート電極を固定電位に置くことによ
り達成される。
つぎにこの発明の実施例を示す図面を参照しな
がら、この発明を詳細に説明する。
がら、この発明を詳細に説明する。
第１図に示す回路はホトトランジスタ１を含
み、そのコレクタは負荷抵抗２０を介して電圧＋
UBを有する電源の一端子に接続されている。電
圧反転に対しホトトランジスタを保護するために
この給電路の中にダイオード２１を挿入すること
ができる。ホトトランジスタ１のエミツタは抵抗
３又はダイオードを介して電源の他端子例えばア
ースに接続されている。ホトトランジスタのベー
ス電極は絶縁ゲート電界効果トランジスタ２のソ
ース−ドレン区間を介してホトトランジスタのエ
ミツタ電極に接続されている。この際、ベース電
極にソース領域を接続してもよく、またドレン領
域を接続してもよい。この実施例ではドレン領域
を接続するものとする。絶縁ゲート電界効果トラ
ンジスタ２はデイプリーシヨン形である。絶縁ゲ
ート電界効果トランジスタ２のゲート電極Ｇは固
定された電位、例えばアース電位に置かれてい
る。
み、そのコレクタは負荷抵抗２０を介して電圧＋
UBを有する電源の一端子に接続されている。電
圧反転に対しホトトランジスタを保護するために
この給電路の中にダイオード２１を挿入すること
ができる。ホトトランジスタ１のエミツタは抵抗
３又はダイオードを介して電源の他端子例えばア
ースに接続されている。ホトトランジスタのベー
ス電極は絶縁ゲート電界効果トランジスタ２のソ
ース−ドレン区間を介してホトトランジスタのエ
ミツタ電極に接続されている。この際、ベース電
極にソース領域を接続してもよく、またドレン領
域を接続してもよい。この実施例ではドレン領域
を接続するものとする。絶縁ゲート電界効果トラ
ンジスタ２はデイプリーシヨン形である。絶縁ゲ
ート電界効果トランジスタ２のゲート電極Ｇは固
定された電位、例えばアース電位に置かれてい
る。
非露光状態においては、ホトトランジスタ１に
は全電圧UBが印加されている。このときそのコ
レクターベース区間の順阻止漏れ電流は絶縁ゲー
ト電界効果トランジスタ２のソース−ドレン区間
を経てホトトランジスタのエミツタ電極に流れて
いる。この状態においてはホトトランジスタ１の
エミツタの電位、すなわち絶縁ゲート電界効果ト
ランジスタ２のソース領域の電位は、ゲート電位
すなわちアース電位と同じか又はこれにより僅か
だけ高いに過ぎない。したがつて絶縁ゲート電界
効果トランジスタ２は導通しており、ホトトラン
ジスタ１のコレクターベース区間の順阻止漏れ電
流を放流する。
は全電圧UBが印加されている。このときそのコ
レクターベース区間の順阻止漏れ電流は絶縁ゲー
ト電界効果トランジスタ２のソース−ドレン区間
を経てホトトランジスタのエミツタ電極に流れて
いる。この状態においてはホトトランジスタ１の
エミツタの電位、すなわち絶縁ゲート電界効果ト
ランジスタ２のソース領域の電位は、ゲート電位
すなわちアース電位と同じか又はこれにより僅か
だけ高いに過ぎない。したがつて絶縁ゲート電界
効果トランジスタ２は導通しており、ホトトラン
ジスタ１のコレクターベース区間の順阻止漏れ電
流を放流する。
露光とともにホトトランジスタのエミツタ電位
及び絶縁ゲート電界効果トランジスタのソース電
位が高まるが、絶縁ゲート電界効果トランジスタ
２のゲート電位は固定されているのでそのチヤネ
ル領域の抵抗値は増大する。絶縁ゲート電界効果
トランジスタ２は定格光量のときに阻止されるよ
うに設定されるのが合理的である。したがつてこ
のときはベース電流は実際上もはや流れず、ホト
トランジスタ１の電流増幅率の最大値が得られ
る。ホトトランジスタ１により負荷２０を流れる
電流を直接に制御できる。しかしこの電流の値が
大きいときは、ホトトランジスタを単一のサイリ
スタ又はカスケード接続された複数のサイリスタ
の制御に用いるのが合理的である。第１図の一点
鎖線の右側の部分にはサイリスタ４が示されてお
り、このサイリスタはホトトランジスタ１のエミ
ツタ電流により制御される。このサイリスタは主
サイリスタ自身であつてもよく、また後に接続さ
れた主サイリスタ５のための補助サイリスタであ
つてもよい。サイリスタ５のゲート電極とカソー
ド電極との間には、周知のようにdV／dt特性を
改善するために用いられる抵抗６が挿入されてい
る。ホトトランジスタ１のためのエミツタ抵抗３
は同時に補助サイリスタ４のdV／dt特性の改善
の効果をも有している。一般にサイリスタは常に
カソード−ベース側路を有しているので、ホトト
ランジスタがサイリスタを制御するときは、分離
された抵抗３を省略することができる。場合によ
つては抵抗を完全に省略することもできる。この
ときはホトトランジスタの電流はサイリスタのゲ
ート−カソード区間を経て流れる。ホトトランジ
スタの非露光状態においてはエミツタ電流は流れ
ず、サイリスタ４，５は阻止されている。ホトト
ランジスタの露光状態ではそのエミツタ電流が補
助サイリスタ４を点弧し、補助サイリスタの負荷
電流が主サイリスタ５を点弧する。
及び絶縁ゲート電界効果トランジスタのソース電
位が高まるが、絶縁ゲート電界効果トランジスタ
２のゲート電位は固定されているのでそのチヤネ
ル領域の抵抗値は増大する。絶縁ゲート電界効果
トランジスタ２は定格光量のときに阻止されるよ
うに設定されるのが合理的である。したがつてこ
のときはベース電流は実際上もはや流れず、ホト
トランジスタ１の電流増幅率の最大値が得られ
る。ホトトランジスタ１により負荷２０を流れる
電流を直接に制御できる。しかしこの電流の値が
大きいときは、ホトトランジスタを単一のサイリ
スタ又はカスケード接続された複数のサイリスタ
の制御に用いるのが合理的である。第１図の一点
鎖線の右側の部分にはサイリスタ４が示されてお
り、このサイリスタはホトトランジスタ１のエミ
ツタ電流により制御される。このサイリスタは主
サイリスタ自身であつてもよく、また後に接続さ
れた主サイリスタ５のための補助サイリスタであ
つてもよい。サイリスタ５のゲート電極とカソー
ド電極との間には、周知のようにdV／dt特性を
改善するために用いられる抵抗６が挿入されてい
る。ホトトランジスタ１のためのエミツタ抵抗３
は同時に補助サイリスタ４のdV／dt特性の改善
の効果をも有している。一般にサイリスタは常に
カソード−ベース側路を有しているので、ホトト
ランジスタがサイリスタを制御するときは、分離
された抵抗３を省略することができる。場合によ
つては抵抗を完全に省略することもできる。この
ときはホトトランジスタの電流はサイリスタのゲ
ート−カソード区間を経て流れる。ホトトランジ
スタの非露光状態においてはエミツタ電流は流れ
ず、サイリスタ４，５は阻止されている。ホトト
ランジスタの露光状態ではそのエミツタ電流が補
助サイリスタ４を点弧し、補助サイリスタの負荷
電流が主サイリスタ５を点弧する。
ホトトランジスタ１とデイプリーシヨン形絶縁
ゲート電界効果トランジスタ２とは、第２図に示
すように、集積回路に容易に構成できる。集積回
路の基板は例えば弱くｎ形にドープされた半導体
基板１５である。この基板は30ないし50Ωcmの固
有抵抗を有することができる。半導体基板１５の
中には反対の導電形の基板領域７が埋め込まれて
いる。この領域は強くドープされた範囲と弱くド
ープされた範囲とを有している。基板領域７の中
には再び第１の導電形のソース領域８とドレン領
域９とが埋め込まれている。ソース領域８とドレ
ン領域９との間には、それら領域と同じ導電形で
はあるが弱くドープされたチヤネル領域１２が設
けられている。基板領域７はチヤネル領域１２の
下では同様に他の範囲より弱くドープされてお
り、これは図でドープ符号p-で示されている。
チヤネル領域を覆つて例えば二酸化シリコンから
成る絶縁層１１が設けられている。絶縁層１１上
には、例えばドープされた多結晶シリコンから成
るゲート電極１０が設けられている。
ゲート電界効果トランジスタ２とは、第２図に示
すように、集積回路に容易に構成できる。集積回
路の基板は例えば弱くｎ形にドープされた半導体
基板１５である。この基板は30ないし50Ωcmの固
有抵抗を有することができる。半導体基板１５の
中には反対の導電形の基板領域７が埋め込まれて
いる。この領域は強くドープされた範囲と弱くド
ープされた範囲とを有している。基板領域７の中
には再び第１の導電形のソース領域８とドレン領
域９とが埋め込まれている。ソース領域８とドレ
ン領域９との間には、それら領域と同じ導電形で
はあるが弱くドープされたチヤネル領域１２が設
けられている。基板領域７はチヤネル領域１２の
下では同様に他の範囲より弱くドープされてお
り、これは図でドープ符号p-で示されている。
チヤネル領域を覆つて例えば二酸化シリコンから
成る絶縁層１１が設けられている。絶縁層１１上
には、例えばドープされた多結晶シリコンから成
るゲート電極１０が設けられている。
前記の目的のためには、ソース領域及びドレン
領域は例えば1020cm-3のドープ量が、基板領域で
は符号ｐで示された範囲は例えば1016ないし1017
cm-3のドープ量が、また符号p-で示された範囲は
1015ないし1016cm-3のドープ量が合理的であるこ
とが判明している。ゲート絶縁層の厚さは例えば
70nｍであり、一方チヤネル領域１２は線量例え
ば１・1012cm-2によるひ素原子のイオン注入によ
りドープされている。そうすればデイプリーシヨ
ン形絶縁ゲート電界効果トランジスタ２の抵抗
は、チヤネル領域の長さと幅とに依存する。長さ
は例えば５ないし100μｍ、幅は10ないし20μｍと
することができる。絶縁ゲート電界効果トランジ
スタのゲート電圧しきい値は、チヤネル領域１２
のドープ量、基板領域の弱くドープされた範囲の
ドープ量及びゲート絶縁層の厚さで決まる。
領域は例えば1020cm-3のドープ量が、基板領域で
は符号ｐで示された範囲は例えば1016ないし1017
cm-3のドープ量が、また符号p-で示された範囲は
1015ないし1016cm-3のドープ量が合理的であるこ
とが判明している。ゲート絶縁層の厚さは例えば
70nｍであり、一方チヤネル領域１２は線量例え
ば１・1012cm-2によるひ素原子のイオン注入によ
りドープされている。そうすればデイプリーシヨ
ン形絶縁ゲート電界効果トランジスタ２の抵抗
は、チヤネル領域の長さと幅とに依存する。長さ
は例えば５ないし100μｍ、幅は10ないし20μｍと
することができる。絶縁ゲート電界効果トランジ
スタのゲート電圧しきい値は、チヤネル領域１２
のドープ量、基板領域の弱くドープされた範囲の
ドープ量及びゲート絶縁層の厚さで決まる。
同じ半導体基板１５の中にホトトランジスタ１
のベース領域１３が埋め込まれている。ベース領
域は基板領域７の弱くドープされた範囲と同じ深
さで同じドープ濃度とするのが合理的である。ベ
ース領域１３の中にはｎ形に強くドープされたエ
ミツタ領域１４が埋め込まれている。エミツタ領
域はソース領域８に、一方ベース領域１３はドレ
ン領域９にそれぞれ電気的に接続されている。さ
らに基板領域７はゲート電極１０に電気的に接続
されている。
のベース領域１３が埋め込まれている。ベース領
域は基板領域７の弱くドープされた範囲と同じ深
さで同じドープ濃度とするのが合理的である。ベ
ース領域１３の中にはｎ形に強くドープされたエ
ミツタ領域１４が埋め込まれている。エミツタ領
域はソース領域８に、一方ベース領域１３はドレ
ン領域９にそれぞれ電気的に接続されている。さ
らに基板領域７はゲート電極１０に電気的に接続
されている。
ホトトランジスタ１のコレクタとして働く半導
体基板１５の部分は、基板の外側に向かつて階段
状に上昇する電界電極１７，１８により覆われて
いる。これら電極は、光により発生したキヤリア
のできるだけ多くの部分がベース領域に流れ込む
ように、空間電荷領域をコレクタの中に形成する
という目的を有している。この作用はさらに、ベ
ース領域１３と基板領域７との間に設けられた補
助領域１６により、強められる。この補助領域は
ｐ形にドープされており、固定された電位、合理
的にはアース電位に置かれている。補助領域１６
は基板領域７の強くドープした範囲と同じ深さと
同じドープ量を有するのが合理的である。静電誘
導電流を放流するために、基板領域７も大地電位
に置くことができる。
体基板１５の部分は、基板の外側に向かつて階段
状に上昇する電界電極１７，１８により覆われて
いる。これら電極は、光により発生したキヤリア
のできるだけ多くの部分がベース領域に流れ込む
ように、空間電荷領域をコレクタの中に形成する
という目的を有している。この作用はさらに、ベ
ース領域１３と基板領域７との間に設けられた補
助領域１６により、強められる。この補助領域は
ｐ形にドープされており、固定された電位、合理
的にはアース電位に置かれている。補助領域１６
は基板領域７の強くドープした範囲と同じ深さと
同じドープ量を有するのが合理的である。静電誘
導電流を放流するために、基板領域７も大地電位
に置くことができる。
ホトトランジスタのエミツターベース区間を単
純な抵抗により橋絡する手段によつては、ホトト
ランジスタの非露光時の順阻止耐電圧強度を向上
することができるが、一方露光時にはこの抵抗を
流れるベース電流のために電流増幅率が低下して
しまう。
純な抵抗により橋絡する手段によつては、ホトト
ランジスタの非露光時の順阻止耐電圧強度を向上
することができるが、一方露光時にはこの抵抗を
流れるベース電流のために電流増幅率が低下して
しまう。
この発明では、抵抗に代わつてデイプリーシヨ
ン形の絶縁ゲート電界効果トランジスタにより橋
絡し、そのゲートを固定された電位例えば大地電
位に保つておく。この構成によつて、ホトトラン
ジスタの非露光時にはベース電流がほとんど流れ
ないので、絶縁ゲート電界効果トランジスタのソ
ース及びドレンの電位は上昇せずに導通状態に置
かれ、抵抗と同じ効果を発揮する。ホトトランジ
スタが露光されるとベース電流が流れて絶縁ゲー
ト電界効果トランジスタのソース及びドレンの電
位が上昇し、そのため導通抵抗が増大する。ゲー
トのソース及びドレンに対する相対電位がゲート
電圧しきい値に達すると絶縁ゲート電界効果トラ
ンジスタは阻止され、ホトトランジスタのベース
は開放されるので、ホトトランジスタの電流増幅
率は低下することなく完全に利用される。
ン形の絶縁ゲート電界効果トランジスタにより橋
絡し、そのゲートを固定された電位例えば大地電
位に保つておく。この構成によつて、ホトトラン
ジスタの非露光時にはベース電流がほとんど流れ
ないので、絶縁ゲート電界効果トランジスタのソ
ース及びドレンの電位は上昇せずに導通状態に置
かれ、抵抗と同じ効果を発揮する。ホトトランジ
スタが露光されるとベース電流が流れて絶縁ゲー
ト電界効果トランジスタのソース及びドレンの電
位が上昇し、そのため導通抵抗が増大する。ゲー
トのソース及びドレンに対する相対電位がゲート
電圧しきい値に達すると絶縁ゲート電界効果トラ
ンジスタは阻止され、ホトトランジスタのベース
は開放されるので、ホトトランジスタの電流増幅
率は低下することなく完全に利用される。
かくして本発明によれば、ホトトランジスタの
非露光時の順阻止耐電圧強度を向上させるととも
に、露光時の電流増幅率の低下を防止するという
効果が得られる。
非露光時の順阻止耐電圧強度を向上させるととも
に、露光時の電流増幅率の低下を防止するという
効果が得られる。
第１図はこの発明によるホトトランジスタ回路
の実施例を示す回路図、第２図は第１図に示す回
路の一点鎖線の左側部分の集積回路の断面図、で
ある。 図面において、１はホトトランジスタ、２は絶
縁ゲート電界効果トランジスタ、３はエミツタ抵
抗、７は基板領域、８はソース領域、９はドレン
領域、１０又はＧはゲート電極、１２はチヤネル
領域、１３はベース領域、１４はエミツタ領域、
１５は半導体基板、である。
の実施例を示す回路図、第２図は第１図に示す回
路の一点鎖線の左側部分の集積回路の断面図、で
ある。 図面において、１はホトトランジスタ、２は絶
縁ゲート電界効果トランジスタ、３はエミツタ抵
抗、７は基板領域、８はソース領域、９はドレン
領域、１０又はＧはゲート電極、１２はチヤネル
領域、１３はベース領域、１４はエミツタ領域、
１５は半導体基板、である。
Claims (1)
- １ ホトトランジスタと、そのベースにドレイン
（又はソース）がそしてエミツタにソース（又は
ドレイン）が接続された絶縁ゲート電界効果トラ
ンジスタとを備える回路装置において、絶縁ゲー
ト電界効果トランジスタがデイプリーシヨン形で
あり、絶縁ゲート電界効果トランジスタのゲート
端子が固定電位に置かれ、ホトトランジスタのエ
ミツタと絶縁ゲート電界効果トランジスタのゲー
ト端子との間に抵抗が接続されたことを特徴とす
るホトトランジスタ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19833344428 DE3344428A1 (de) | 1983-12-08 | 1983-12-08 | Schaltungsanordnung mit einem fototransistor |
| DE3344428.5 | 1983-12-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60144019A JPS60144019A (ja) | 1985-07-30 |
| JPH0342018B2 true JPH0342018B2 (ja) | 1991-06-25 |
Family
ID=6216390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59259020A Granted JPS60144019A (ja) | 1983-12-08 | 1984-12-07 | ホトトランジスタ回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4688071A (ja) |
| EP (1) | EP0146042B1 (ja) |
| JP (1) | JPS60144019A (ja) |
| DE (2) | DE3344428A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6380571B1 (en) | 1998-10-14 | 2002-04-30 | National Semiconductor Corporation | CMOS compatible pixel cell that utilizes a gated diode to reset the cell |
| DE19941342C1 (de) * | 1999-08-31 | 2001-01-25 | Infineon Technologies Ag | Gegen Verpolung geschützte integrierbare Schaltungsanordnung in einem Substrat |
| US8558103B2 (en) * | 2009-01-28 | 2013-10-15 | Intersil Americas Inc. | Switchable solar cell devices |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3264493A (en) * | 1963-10-01 | 1966-08-02 | Fairchild Camera Instr Co | Semiconductor circuit module for a high-gain, high-input impedance amplifier |
| US3518454A (en) * | 1967-10-20 | 1970-06-30 | Bell Telephone Labor Inc | Bidirectional transmission circuit |
| US4396932A (en) * | 1978-06-16 | 1983-08-02 | Motorola, Inc. | Method for making a light-activated line-operable zero-crossing switch including two lateral transistors, the emitter of one lying between the emitter and collector of the other |
| US4390790A (en) * | 1979-08-09 | 1983-06-28 | Theta-J Corporation | Solid state optically coupled electrical power switch |
| US4441117A (en) * | 1981-07-27 | 1984-04-03 | Intersil, Inc. | Monolithically merged field effect transistor and bipolar junction transistor |
-
1983
- 1983-12-08 DE DE19833344428 patent/DE3344428A1/de not_active Withdrawn
-
1984
- 1984-10-22 US US06/663,363 patent/US4688071A/en not_active Expired - Lifetime
- 1984-11-29 DE DE8484114471T patent/DE3476614D1/de not_active Expired
- 1984-11-29 EP EP19840114471 patent/EP0146042B1/de not_active Expired
- 1984-12-07 JP JP59259020A patent/JPS60144019A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| EP0146042A2 (de) | 1985-06-26 |
| EP0146042A3 (en) | 1985-07-24 |
| US4688071A (en) | 1987-08-18 |
| JPS60144019A (ja) | 1985-07-30 |
| EP0146042B1 (de) | 1989-02-01 |
| DE3344428A1 (de) | 1985-06-20 |
| DE3476614D1 (en) | 1989-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4009483A (en) | Implementation of surface sensitive semiconductor devices | |
| KR100282760B1 (ko) | 정전기적 방전 방지용 회로 및 구조 | |
| US3667009A (en) | Complementary metal oxide semiconductor gate protection diode | |
| US4686551A (en) | MOS transistor | |
| JP2002094063A (ja) | 半導体装置 | |
| JP2001320047A (ja) | 半導体装置 | |
| JPH0230584B2 (ja) | ||
| JPS59155964A (ja) | 過電流保護装置 | |
| KR920010314B1 (ko) | 반도체 장치 | |
| JP2862027B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH06163889A (ja) | 半導体部品 | |
| US4743952A (en) | Insulated-gate semiconductor device with low on-resistance | |
| JPH0262966B2 (ja) | ||
| JPH0117268B2 (ja) | ||
| TW399337B (en) | Semiconductor device | |
| US4323942A (en) | Solid-state protector circuitry using gated diode switch | |
| JP2004356622A (ja) | 接合型電子部品および前記電子部品を含む集積された電力装置 | |
| JPS626662B2 (ja) | ||
| US4958211A (en) | MCT providing turn-off control of arbitrarily large currents | |
| US5804860A (en) | Integrated lateral structure for ESD protection in CMOS/BiCMOS technologies | |
| JPH0342018B2 (ja) | ||
| JPH0465552B2 (ja) | ||
| KR100435807B1 (ko) | 정전방전 보호 회로용 반도체 제어 정류기 | |
| US4587545A (en) | High voltage dielectrically isolated remote gate solid-state switch | |
| US5532502A (en) | Conductivity-modulated-type MOSFET |