JPH0341867B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、オンラインでデータを解析するとか
リアルタイムの動画像処理等でデータの頻度分布
を高速に算出する必要がある場合などに使用され
るヒストグラム計算装置に関するものである。

（防衛用装備品としての応用） 装備品は主として野外で運用されるものが多
く、各種の画像誘導方式のミサイル、画像を入力
処理する各種の火器管制装置（例えば、戦車用火
器管制装置）、戦場監視装置など即応性の意味か
ら外界の変化に対し実時間で処理し対処しなけれ
ばならない。ここで要求される処理は時々刻々と
画像フレームの内容が変化する動画像処理であ
り、対象物体被弾による炎上、各種火器の影響、
チヤフ・デコイ（おとり・欺まん）の影響、位置
移動にともなう太陽光の変化など入力される画像
全体の明るさ（画素の濃度値）がダイナミツクに
変化する。よつて、対象物体を的確に抽出するた
め画像データのヒストグラム（画素の濃度値の分
布）を素早く算出する装置が必要とされる。本発
明はヒストグラムの計算を高速化するものであ
り、将来の装備品の高性能化に寄与する可能性が
大きい。

（従来の技術） データの頻度分布を計算する従来の方法として
は、(1)汎用の計算機を用いて計算する方法、(2)専
用のメモリ、演算器で構成される計算装置を用い
る方法、の２通りの方法がある。

(1)の汎用の計算機を用いて計算する方法は、通
常のノイマン型と呼ばれる計算機で処理するもの
である。この方法による典型的な装置の構成を第
２図に示す。この図において、入力装置４０及び
出力装置４１と中央処理装置４２及びメモリ装置
（プログラム及びデータを格納する機能を持つも
の）４３とはデータバス４４で相互に接続されて
いる。そして、入力装置４０に与えられた入力デ
ータは所定のプログラムに従つて中央処理装置４
２及びメモリ装置４３で処理され、そのヒストグ
ラム出力を出力装置４１より出すようになつてい
る。

この方法は、他の処理と組み合わせて使用でき
るなど柔軟性が高く、処理時間の制約が厳しくな
い場合とか特別の入出力形式が要求されていない
場合など通常よく使用されている方法である。

(2)の専用のメモリ、演算器で構成される専用計
算装置を用いる方法は、オンラインとかリアルタ
イムで処理する場合など処理時間に制約があり非
常に高速に処理する必要があるとき用いられる方
法である。

本発明で対象とするのは(2)の方法に関するもの
であり、以後この方法について従来行なわれてい
るヒストグラム計算のやり方を示す。

計算の対象となる複数のデータやシーケンシヤ
ルにヒストグラム計算装置に入力されるという一
般的な仮定を置けば、ヒストグラムの算出に関す
る基本的な処理の流れは次の通りである。

step1：入力されたデータの値を読み出し、該値
をアドレスとして、ヒストグラムを保存してい
るメモリ（ヒストグラム・メモリ）から入力デ
ータに対応する現在の度数を読みだす。

step2：読み出した度数に値１を加算する。

step3：その度数をヒストグラム・メモリの読み
出した位置（アドレス）へ書き込む。

ただし、ここではヒストグラム・メモリの初期
化、ヒストグラムの出力等の動作は省略してい
る。上記の処理を対象とするデータについて繰り
返せば、最終的なヒストグラム、すなわち頻度分
布を算出することができる。

従来この処理の流れを専用ハードウエア化した
ものとして第３図に示すようなヒストグラム計算
装置がある。この第３図において、４はヒストグ
ラムの途中結果を保存するためのメモリ（ヒスト
グラム・メモリ）である。総ての処理はこのヒス
トグラム・メモリ４を中心に動作する。まず、ヒ
ストグラム計算を始める前にヒストグラム・メモ
リ４の内容をゼロに初期設定する必要がある。こ
の場合、選択回路３は連続アドレス発生手段２か
らのアドレスをヒストグラム・メモリ４へ流し、
選択回路６は度数初期値（値ゼロ）７を選択し、
この結果ヒストグラム・メモリ４が初期化され
る。

次に、ヒストグラム計算中の動作について説明
する。まず、選択回路３によつて選択された入力
データ１はヒストグラム・メモリ４の中の対応す
る現在の度数データを示すアドレス信号となる。
例えば、入力データ値が10であれば、アドレス10
番地が指定され、この10番地に値10のいままでの
度数が記憶されている。ヒストグラム・メモリ４
から読み出された度数データは演算器５を通り＋
１され、選択回路６を通りヒストグラム・メモリ
４から読み出された同じアドレスに書き込まれ
る。これらの動作（ヒストグラムの更新）を入力
されるデータに対し順次繰り返すことにより、結
果としてヒストグラム・メモリ４にはヒストグラ
ムが算出されることになる。

次に、ヒストグラムの出力の場合は、連続アド
レス発生手段２からのアドレスを選択回路３で選
択し、これをヒストグラム・メモリ４に読み出し
アドレスとして与える。その結果、出力線９にヒ
ストグラムの各度数がシーケンシヤルに出力され
る。

リード／ライト信号発生手段８は、上に示した
初期化、ヒストグラムの更新、ヒストグラムの出
力で行なわれるヒストグラム・メモリ４に対する
リード／ライト動作を適切に駆動する信号を提供
する。

（発明が解決しようとする問題点） ところで、従来の方法による第３図のブロツク
図では、１回のヒストグラム更新の処理の中でヒ
ストグラム・メモリに対しデータの読み出しと書
き込みの動作を行う。特に画像処理のような膨大
な数のデータを処理する場合は、ヒストグラム・
メモリへのアクセス速度が問題になる。ヒストグ
ラム・メモリには、他の構成要素（選択回路、＋
１の演算器）を伝搬するときの遅延時間も含め、
非常にアクセス速度の速いメモリ素子を採用する
必要がある。処理速度を上げるためには高速のメ
モリ素子、論理素子を必要とし、装置自体が高価
になる。

（問題点を解決するための手段） 本発明は、上記の点に鑑み、一般的なアクセス
速度、演算速度のメモリ素子、論理素子を用いた
場合であつてもヒストグラム計算を高速かつ正確
に実行できるヒストグラム計算装置を提供しよう
とするものである。

本発明は、データ解析や画像処理等でデータの
頻度分布を求めるヒストグラム計算装置におい
て、 (イ) 入力されたデータについての途中結果のヒス
トグラムを保存する保存用２ポートRAMと、
該保存用２ポートRAMと同じ書き込みアドレ
ス（ライト・アドレス）に同じ書き込みデータ
が書き込まれるものであつて算出したヒストグ
ラムを出力するための出力用２ポートRAM
と、前記入力されたデータを用いて前記保存用
２ポートRAMの度数データをパイプライン的
に処理する手段とを具備し、 (ロ) 前記パイプライン的に処理する手段が、前記
入力されたデータについて前記保存用２ポート
RAMから読み出された度数データを格納する
ステツプ１の度数レジスタと、前記入力された
データを格納するステツプ１のアドレスレジス
タと、度数加算を行う演算器と、前記ステツプ
１の度数レジスタと演算器との間に挿入された
ステツプ２の選択回路と、前記演算器の出力側
の度数データを格納するステツプ２の度数レジ
スタと、前記ステツプ１のアドレスレジスタの
転送内容をそのまま格納するステツプ２のアド
レスレジスタと、前記ステツプ１のアドレスレ
ジスタとステツプ２のアドレスレジスタの内容
が一致していることを検出して選択信号を前記
ステツプ２の選択回路に出力する一致検出回路
とを備え、 (ハ) 前記ステツプ２の選択回路は前記一致検出回
路の選択信号を受けたときに前記ステツプ２の
度数レジスタの度数データを選択して前記演算
器に加え、前記選択信号の無いときは前記ステ
ツプ１の度数レジスタの度数データを選択して
前記演算器に加え、 (ニ) 前記保存用２ポートRAM及び出力用２ポー
トRAMは前記ステツプ２のアドレスレジスタ
で指定された書き込みアドレスに前記ステツプ
２の度数レジスタの度数データを書き込まれて
内容が更新される構成となつている。本発明
は、後者のパイプライン化の概念により、ヒス
トグラム計算の処理を高速化し問題を解決しよ
うとするものである。

以下、ヒストグラム計算をパイプライン化する
ための手段を説明する。

まず、ヒストグラム・メモリでの読み出しと書
き込みの動作が同時に行えるように２つのアクセ
ス経路を持つ２ポートRAM（２ポートのランダ
ム・アクセス・メモリ）をヒストグラム・メモリ
として使用する。また、競合を避けるためヒスト
グラム出力用として更にもう１個の２ポート
RAMを使用する。さらに、パイプライン動作の
ために必要に応じて各段階の度数やアドレスのデ
ータを保持するパイプライン・レジスタを配置す
る。

第４図は２ポートRAMをヒストグラムの更新
用に１個、ヒストグラムの出力用に１個の計２個
使用して、ステツプ１、ステツプ２、ステツプ３
（step1、step2、step3）の３段のパイプライン動
作をさせようとした参考例である（第４図の参考
例ではパイプライン的に動作するが、正確なヒス
トグラムは得られない）。

第４図中のstep1の動作で入力データ１０に対
応する現在の度数が度数レジスタ１２へ、入力デ
ータはアドレスレジスタ１３へ格納される。

step2では度数レジスタ１２からの出力は＋１
の演算器１４を通り値１が加算されて度数レジス
タ１５へ格納され、アドレスレジスタ１３の内容
はそのままアドレスレジスタ１６へ転送される。

step3では選択回路１９，２０によつてそれぞ
れレジスタ１５，１６の内容が選択され、これら
は２ポートRAMで構成されたヒストグラム・メ
モリ１１，２１への書き込みデータと書き込みア
ドレスとなりヒストグラムの内容が更新される。

第４図でのヒストグラム・メモリの初期化は選
択回路１９，２０でそれぞれ度数初期値１８、連
続アドレス発生手段１７からの出力が選択されて
行なわれる。また、計算されたヒストグラムはヒ
ストグラム読み出し手段２２によりヒストグラ
ム・メモリ２１から読み出され出力線２３に出力
される。

しかしながら、第４図のブロツク図では正確な
ヒストグラムが得られない。その理由は同じ値の
入力データが続くとき、step3で新しい度数デー
タをヒストグラム・メモリへ書き込む前にstep1、
step2に古い度数データにもとずいたデータが乗
つているからである。同じ値の入力データが続く
ということは当然考えられる。この場合そのデー
タに対する古い度数データにより計算されてしま
い正しい度数が得られないのである。

第４図のブロツク図の問題を解決したものが第
１図であり、本発明を完全に実施したものであ
る。

（実施例） 以下、本発明に係るヒストグラム計算装置の実
施例を第１図に従つて説明する。第４図の参考例
の問題点を解決するため、第１図では一致検出回
路２８、選択回路２９を第４図の構成に付け加え
ている。隣接段階のアドレスレジスタ、すなわち
アドレスレジスタ１３とアドレスレジスタ１６の
内容が同じ場合を一致検出回路２８で検出し、一
致検出時に選択信号を受けた選択回路２９はフイ
ードバツク線路３０の1step前の度数データ（演
算器出力側の度数データ）を選択する。これによ
り同じ値の入力データ１０が続く場合でも、ヒス
トグラム・メモリを介さないで直接最新の度数デ
ータを用いて処理でき、度数の計算が正常に動作
するようになる。

更に、第１図で使用する２ポートRAMについ
ては次のような仕様を満たすものを想定してい
る。

(1) 読み出しと書き込みの組み合わせの場合、調
停の必要がなく同時にアクセスできる。

(2) 同じアドレスに対し同時に読み出しと書き込
みが行なわれた場合、書き込みデータがそのま
ま読み出される。

以上説明したように、本発明の実施例に示した
処理装置ではヒストグラム計算を正しくパイプラ
イン処理することが可能である。

（発明の効果） 以上説明したように、本発明のヒストグラム計
算装置ではパイプライン的に処理を行うのでヒス
トグラム計算を高速に実行することができる。ま
た、処理時間の問題を通常使用されるアクセス速
度、演算速度の安価なメモリ素子、論理素子を用
いた構成でも解決できるようにしている。２ポー
トRAMを使用するため回路の構成が比較的簡単
となつている。ヒストグラムの出力にも２ポート
RAMを使用しているため他の処理装置との接続
に柔軟性がある。

【図面の簡単な説明】

第１図は本発明に係るヒストグラム計算装置の
実施例を示すブロツク図、第２図は汎用計算機を
用いてヒストグラム計算装置とするときのブロツ
ク図、第３図は専用のメモリ、演算器で構成され
るヒストグラム計算専用の処理装置で従来の方法
によるものを示すブロツク図、第４図は３段のパ
イプライン処理を試みようとした参考例のブロツ
ク図である。 １，１０……入力データ、２，１７……連続ア
ドレス発生手段、３，６，１９，２０，２９……
選択回路、４，１１，２１……ヒストグラム・メ
モリ、５，１４……＋１の演算器、７，１８……
度数初期値、８……リード／ライト信号発生手
段、９，２３……出力線、１２，１３，１５，１
６……レジスタ、２２……ヒストグラム読み出し
手段、２８……一致検出回路。

Claims (1)

1. 【特許請求の範囲】 １ データ解析や画像処理等でデータの頻度分布
   を求めるヒストグラム計算装置において、 入力されたデータについての途中結果のヒスト
   グラムを保存する保存用２ポートRAM１１と、
   該保存用２ポートRAMと同じ書き込みアドレス
   に同じ書き込みデータが書き込まれるものであつ
   て算出したヒストグラムを出力するための出力用
   ２ポートRAM２１と、前記入力されたデータを
   用いて前記保存用２ポートRAM１１の度数デー
   タをパイプライン的に処理する手段とを具備し、 前記パイプライン的に処理する手段が、前記入
   力されたデータについて前記保存用２ポート
   RAM１１から読み出された度数データを格納す
   るステツプ１の度数レジスタ１２と、前記入力さ
   れたデータを格納するステツプ１のアドレスレジ
   スタ１３と、度数加算を行う演算器１４と、前記
   ステツプ１の度数レジスタ１２と演算器１４との
   間に挿入されたステツプ２の選択回路２９と、前
   記演算器１４の出力側の度数データを格納するス
   テツプ２の度数レジスタ１５と、前記ステツプ１
   のアドレスレジスタ１３の転送内容をそのまま格
   納するステツプ２のアドレスレジスタ１６と、前
   記ステツプ１のアドレスレジスタ１３とステツプ
   ２のアドレスレジスタ１６の内容が一致している
   ことを検出して選択信号を前記ステツプ２の選択
   回路２９に出力する一致検出回路２８とを備え、 前記ステツプ２の選択回路２９は前記一致検出
   回路２８の選択信号を受けたときに前記ステツプ
   ２の度数レジスタ１５の度数データを選択して前
   記演算器１４に加え、前記選択信号の無いときは
   前記ステツプ１の度数レジスタ１２の度数データ
   を選択して前記演算器１４に加え、 前記保存用２ポートRAM１１及び出力用２ポ
   ートRAM２１は前記ステツプ２のアドレスレジ
   スタ１６で指定された書き込みアドレスに前記ス
   テツプ２の度数レジスタ１５の度数データを書き
   込まれて内容が更新されることを特徴とするヒス
   トグラム計算装置。