JPH0341849B2 - - Google Patents
Info
- Publication number
- JPH0341849B2 JPH0341849B2 JP60164107A JP16410785A JPH0341849B2 JP H0341849 B2 JPH0341849 B2 JP H0341849B2 JP 60164107 A JP60164107 A JP 60164107A JP 16410785 A JP16410785 A JP 16410785A JP H0341849 B2 JPH0341849 B2 JP H0341849B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output channel
- microprogram
- central processing
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 67
- 238000011068 loading method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60164107A JPS6225353A (ja) | 1985-07-26 | 1985-07-26 | マイクロプログラムロ−ド方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60164107A JPS6225353A (ja) | 1985-07-26 | 1985-07-26 | マイクロプログラムロ−ド方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6225353A JPS6225353A (ja) | 1987-02-03 |
JPH0341849B2 true JPH0341849B2 (es) | 1991-06-25 |
Family
ID=15786889
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60164107A Granted JPS6225353A (ja) | 1985-07-26 | 1985-07-26 | マイクロプログラムロ−ド方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6225353A (es) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5537654A (en) * | 1993-05-20 | 1996-07-16 | At&T Corp. | System for PCMCIA peripheral to execute instructions from shared memory where the system reset signal causes switching between modes of operation by alerting the starting address |
-
1985
- 1985-07-26 JP JP60164107A patent/JPS6225353A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS6225353A (ja) | 1987-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4414627A (en) | Main memory control system | |
JPH0341849B2 (es) | ||
JPH0554009A (ja) | プログラムロード方式 | |
JPS6252335B2 (es) | ||
JPH0240760A (ja) | 情報処理装置 | |
JPH09269896A (ja) | ファームcpuのブート方法 | |
JPH06266626A (ja) | 半導体補助記憶装置のバックアップ方法と不揮発化半導体補助記憶装置 | |
JPS59127153A (ja) | プログラム・ロ−デイング処理方式 | |
JPS6029131B2 (ja) | 診断方式 | |
JPH064469A (ja) | 入出力装置制御方式 | |
JPS63282852A (ja) | 2重化処理システムにおける予備系診断方式 | |
JPH1165978A (ja) | マイクロコンピュータ | |
JPS58208850A (ja) | マイクロプログラム格納処理方式 | |
KR20000005448U (ko) | 프로세서 이중화 시스템 | |
JPS63123137A (ja) | アドレス一致信号発生方式 | |
JPH04373047A (ja) | メモリ診断方式 | |
JPH04311232A (ja) | 情報処理装置の共有メモリアクセス方式 | |
KR19980062230U (ko) | 스완(swan) 시스템의 운영체제 로딩장치 | |
JPH03182949A (ja) | 計算機システムにおける主記憶装置の診断方式 | |
JPH0844570A (ja) | プログラム実行システム及び方法 | |
KR20010015489A (ko) | 프로세서 이중화 시스템 | |
JPS6341106B2 (es) | ||
JPH03136143A (ja) | インサーキットエミュレータ | |
JPH0298761A (ja) | 記憶装置 | |
JPH04181321A (ja) | マイクロプログラムロード方式 |