JPH0339786A

JPH0339786A - 駆動回路

Info

Publication number: JPH0339786A
Application number: JP17470189A
Authority: JP
Inventors: Yoshihiro Gohara; 良寛郷原; Yoshinori Furubayashi; 好則古林
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1989-07-06
Filing date: 1989-07-06
Publication date: 1991-02-20

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明はマトリクス型の表示パネルの駆動に適応して有
効な駆動回路に間するものである。

従来の技術近年、コンピュータを中心とする情報機器分野およびテ
レビジョン、ビデオテープレコーダなどを中心とする映
像機器分野において、大画面で薄型の表示装置の需要が
高まっている。この種の表示装置としてプラズマパネル
、ＥＬパネル、液晶パネルなどのマトリクス型の表示パ
ネルが広く利用されつつある。

以下、図面を用いて液晶パネルの従来の駆動回路につい
て説明する。

第２図は液晶パネルの従来の駆動回路の構成を示すブロ
ック図である。第２図は信号側の駆動回路の例を示して
おり、２０は４ビツトのシフトレジスタ、２１はラッチ
、２２は出力回路、２３はデータ入力端子、２４はクロ
ック入力端子、２５はラッチの制御端子、２６は出力回
路に電圧を供給する電源端子、２７は液晶パネルの駆動
端子である。以上のように構成された従来の駆動回路の
動作を以下に説明する。

第２図において、表示すべきデータを４ビツトのパラレ
ルデータとして端子２３より４ビツトのシフトレジスタ
２０へ、端子２４から入力されるクロックパルス（同期
して人力する。そして、出力端子２７の出力数のデータ
を入力し終わると、ラッチ制御端子２５にパルスを入力
しシフトレジスタ２０のデータを一時記憶し、同時に、
出力回路からデータに対応した液晶駆動電圧を出力する
。そして、次に表示すべきデータを再度同じように入力
し、以下同様の操作を繰り返す。

上記の動作をさせることにより、液晶パネルの信号側の
電極を駆動することができる。（例えば液晶駆動用セグ
メントドライバＭ　Ｓ　Ｍ５２９９　Ｂデーダブツク、
沖電気−に記載されている。）発明が解決しようとする
課題駆動すべき信号電極数が増大するにつれて、データの転
送速度を上昇させなければならないが、そのためにクロ
ック周波数を上昇させる必要があり、上記のような構成
では、ＬＳＩの動作クロック周波数の限界により、転送
速度は限られてしまうという課題を有していた。そこで
、クロック周波数は上昇させず、入力データのビット数
を増大させて高速転送を可能とすることも考えられてい
るが、入力のデータバスの幅が大きくなり、配線面積が
増大するという課題があった。

本発明は上記課題を解決し、データの高速転送が可能で
、しかも、人力のデータバスの配線面積の少ない駆動回
路を提供するものである。

課題を解決するための手段上記課題を解決するために、本発明の駆動回路は、入力
データを直並列変換回路を用いて並列ビット数を増加さ
せ、増加させたビット数のシフトレジスタでデータを転
送するものである。

作用この技術手段による作用は次のようになる。

本発明は、入力データの並列ビット数を駆動回路内で増
加させ、大きな並列ビット数のシフトレジスタでデータ
転送をするため、データの実効転送速度を向上させるこ
とができる。動作クロック周波数の限界については、−
段の直並列変換回路とクロックの分周回路のみであり、
その限界値は多段のシフトレジスタの限界よりも高くす
ることができるめた、従来の構成よりも高速動作が可能
となるものである。

そして、この駆動回路をマトリクス型の表示パネル、特
に液晶表示パネルの駆動に用いることにより、大容量、
薄型の低消費電力のデイスプレィを実現できるものであ
る。

実施例以下、本発明の一実施例の駆動回路について、図面を参
照しながら説明する。

第１図は、本発明の一実施例の駆動回路の構成を示すブ
ロック図で、マトリクス型表示パネルの信号側の駆動回
路の例を示している。第１図において、１０は８ビツト
のシフトレジスタ、１１はデータ端子１６から入力され
る４ビツトのデータを８ビットへ変換する直並列変換回
路、１２はクロック端子１５から入力されるクロックパ
ルスの周波数をＡの周波数に変換する分周器、１３はシ
フトレジスタ１０の出力を一時記憶するラッチ、１４は
ラッチ１３の出力信号に従って所定の駆動電圧に変換す
る出力回路、１７はラッチ１３の制御端子、１８は出力
回路１４に駆動に必要な電圧を与える駆動電圧入力端子
、１９は駆動電圧の出力端子である。

以上のように構成された、本発明の一実施例の駆動回路
について、以下にその動作を説明する。

まず、クロックパルスと同期した４ビツトのパラレルデ
ータは、データ端子１６から人力され、直並列変換回路
１１で８ビツトのパラレルデータに変換される。一方、
クロック端子１５から入力されたクロックパルスは、８
ビツトのパラレルデータと同期をとるため％に分周され
る。８ビツトのパラレルデータは８ビツトのシフトレジ
スタ１０に入力され、Ａのクロック周波数で転送される
。尚、駆動電圧の出力端子１９が８０本ある場合、８ビ
ットのシフトレジスは１０段のシフトレジスタとなる。

１ライン分のデータが転送された時点でラッチパルスが
制御端子１７に入力され、シフトレジスタの出力信号を
ラッチ１３に記憶する。ラッチの出力信号は出力回路１
４に接続され、データに対応した駆動電圧を選択して出
力端子１９へ出力する。その後引続き、次のラインのデ
ータを同様の手順で入力することにより、線順次走査で
マトリクスパネルを駆動することができる。

尚、第１図に示した駆動回路は一実施例にすぎず、デー
タ入力のビット数やシフトレジスタのビット数などもこ
れに限られるものではない。また、ラッチ回路はなくて
も良い。さらに入力される。

パラレルデータの内容も、階調情報を示すデータ槽底で
、出力回路に階調を表現可能な駆動電圧を出力できる駆
動回路であっても良く、ビット数変換により多段シフト
レジスタの動作周波数を低下できるものであれば良い。

発明の効果以上のように、本発明は人力されるデータのパラレルビ
ット数を増加させることにより、駆動回路内のシフトレ
ジスタの転送りロック周波数を供給クロック周波数より
低く設定することができ、駆動回路の動作限界周波数が
同じとすれば、結果的に実効転送速度を向上させること
ができるものである。

また、駆動回路内部でパラレルビット数を増加させるた
め、駆動回路周辺のデータバスの配線数は増大しないた
め、ＣＯＧ　（チップ・オン・グラス）実装などの実装
方法に適した駆動回路となるものである。

【図面の簡単な説明】

第１図は本発明の一実施例における駆動回路の構成を示
すブロック図、第２図は従来の駆動回路の構成を示すブ
ロック図である。１０・・・・・・シフトレジスタ、１１・・・・・・直
並列変換回路、１２・・・・・・分周回路、１４・・・
・・・出力回路、１５・・・・・・クロック入力端子、
１６・・・・・・データ入力端子、１８・・・・・・駆
動電圧入力端子、１９・・・・・・出力端子。

Claims

【特許請求の範囲】

（１）シフトレジスタを具備し、上記シフトレジスタの
出力信号をもとにして所定の駆動電圧を出力する出力回
路を備えた駆動回路において、Ｎビット（Ｎは正の整数
）のデータをＭビット（ＭはＮの倍数）に変換する直並
列変換回路と、上記直並列変換回路に接続されたＭビッ
トのシフトレジスタと、上記Ｍビットのシフトレジスタ
にクロックパルスを供給するＮ／Ｍ分周回路とを具備し
たことを特徴とする駆動回路。
（２）マトリクス型の表示パネルを駆動することを特徴
とする請求項（１）に記載の駆動回路。
（３）マトリクス型の表示パネルは液晶表示パネルであ
ることを特徴とする請求項（２）に記載の駆動回路。