JP3292237B2 - 液晶表示装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示パネルに
おいて階調表示を行なう液晶表示装置に関し、特に、Ｌ
ＣＤコントローラの外部出力端子の同時動作を低減する
ことにより不要輻射を抑え、消費電力を低減させること
を可能とした液晶表示装置に関する。

【０００２】

【従来の技術】近年、液晶表示装置は、ＣＲＴに比べて
薄型軽量、低消費電力という利点により広く普及しつつ
ある。パーソナルコンピュータのような電子情報処理装
置に使用されている液晶表示装置では、精細なグラフィ
ック表示が行われている。

【０００３】図１４に、典型的な従来の液晶表示装置の
構成を示す。ＬＣＤコントローラ１０１に垂直同期信号
Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、ドットクロック
信号ＤＣＫ、ＲＧＢデータ信号の各６ビットが入力され
る。ＬＣＤコントローラ１０１により、垂直ドライバ１
０３には、垂直スタートパルス信号ＶＳＰ、垂直クロッ
ク信号ＶＣＫが入力される。また、水平ドライバ１０２
には、水平スタートパルス信号ＨＳＰ、水平クロック信
号ＨＣＫ、ＲＧＢデータ信号各１２ビットがパラレルに
入力される。ＲＧＢデータ信号は各６ビットとしている
が、６ビットには限られていない。また、ドットクロッ
ク信号ＤＣＫと水平クロック信号ＨＣＫの分周比は、図
１６の（ロ）、（ハ）に示すように１：１である場合
と、図１８の（ロ）、（へ）に示すように１：２である
場合がある。

【０００４】ＬＣＤコントローラ１０１を介して伝送さ
れる画像は、垂直ドライバ１０３及び水平ドライバ１０
２によって駆動され、薄膜トランジスタ（以下、ＴＦＴ
と略称する）によるスイッチング回路によって２次元マ
トリクス状に配置された表示画素を選択するＴＦＴカラ
ー液晶パネル１０４によって表示される。

【０００５】ドットクロック信号ＤＣＫと水平クロック
信号ＨＣＫの分周比が１：１の時、ＬＣＤコントローラ
１０１内では、図１５と図１６に示すように、フリップ
・フロップ１１３で代表されるフリップ・フロップによ
ってドットクロック信号の立ち上がりエッジでラッチさ
れて、ＬＣＤコントローラ１０１から水平ドライバ１０
２へ供給される。

【０００６】水平ドライバ１０２内では、図１５、図１
６に示すように、外部入力端子１０６を介して入力され
たデータ信号は、水平クロック信号ＨＣＫで動作するフ
リップ・フロップ１１５で代表されるフリップ・フロッ
プによってラッチされ、処理された後、ＴＦＴ液晶パネ
ル１０４に供給され画像が表示される。

【０００７】ドットクロック信号ＤＣＫと水平クロック
信号ＨＣＫの分周比が１：２の時、ＬＣＤコントローラ
１０１内では、図１７と図１８に示すようにセレクタ１
１１、セレクタ１１２でデータ信号を水平クロック信号
ＨＣＫで制御して、フリップ・フロップ１１３、フリッ
プ・フロップ１１４で、２本のデータ信号としてパラレ
ル出力する。パラレル出力されたデータ信号は、外部出
力端子１０５を介して、水平ドライバ１０２に供給され
る。水平ドライバ１０２に供給されるデータ信号は、水
平クロック信号ＨＣＫの立ち下がりエッジに同期してい
る。

【０００８】水平ドライバ１０２内では、図１７、図１
８に示すように、外部入力端子１０６を介して、入力さ
れたデータ信号は、水平クロック信号ＨＣＫで動作する
フリップ・フロップ１１５で代表されるフリップ・フロ
ップによってラッチされ、処理された後、ＴＦＴ液晶パ
ネル１０４に供給されて画像が表示される。

【０００９】このような構成の液晶表示装置をコンピュ
ータのモニタとして使用する場合には、特定の階調レベ
ル、例えば白、黒等のレベルが表示される確立が高い。
従って、このような場合に、電磁ノイズの不要輻射を少
なくするために、特に２値表示の場合は、ＬＣＤコント
ローラ１０１のデータ信号に関する外部出力端子１０５
が全て同時に動作させている。

【００１０】また、他の従来技術として、特開平７−１
０４７１５号公報には、グレイコードＡ／Ｄ変換器を用
いて画像データをディジタル化し、連続する遷移では常
に１ビットしか変化させず、不要輻射を少なくさせる構
成が開示されている。

【００１１】

【発明が解決しようとする課題】上述したように従来の
液晶表示装置においては、データビットはすべてドット
クロック信号ＤＣＫに同期し、かつ各々が独立して変化
するため、ＬＣＤコントローラの出力外部端子が変化す
る場合、ＥＭ１（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ
Ｉｎｔｅｒｆｅｒｅｎｃｅ）が発生している。

【００１２】また、特に２値表示の場合は、ＬＣＤコン
トローラのデータビットに関する外部出力端子がすべて
同時に動作するため、同時動作によるＥＭＩの影響はも
ちろん、ＬＣＤコントローラの外部出力端子の動作に伴
い消費電力が増大するという問題があった。

【００１３】本発明の目的は、不要輻射を減らし、かつ
２値表示時における消費電力及びＥＭＩを抑えることを
可能とする液晶表示装置を提供することにある。

【００１４】本発明の他の目的は、液晶表示装置を提供
することにある。

【００１５】

【課題を解決するための手段】上記目的を達成する本発
明は、ＬＣＤコントローラより各々複数のビットで構成
される三色の色データ信号を水平ドライバへ伝送する液
晶表示装置において、前記ＬＣＤコントローラに、前記
色データ信号の出力値が一致した場合に、１ビットの色
データ信号のみを前記水平ドライバに出力して他の色デ
ータ信号を保持し、前記色データ信号の出力値が一致し
ない場合に、前記色データ信号を保持することなく前記
水平ドライバに出力する出力制御手段とを備え、前記水
平ドライバに、前記ＬＣＤコントローラからの三色の色
データ信号ごとに、色データ信号が一致した場合、各色
ごとの複数のビットのうち、前記ＬＣＤコントローラか
ら常時出力される前記１ビットの色データ信号に対応す
る入力データを、１ビットの色データ信号以外の色デー
タ信号に対応する入力データとして復帰させる入力制御
手段を備え 、 前記出力制御手段は、各色データ信号毎
に、前記色データ信号を前記水平ドライバに出力せずに
保持し又は保持せずに前記水平ドライバに出力する記憶
手段と、各色データ信号毎に、前記色データ信号の出力
値が一致するか否かを判定し、各色データ信号毎に 、 前
記色データ信号の出力値が一致した場合に、前記水平ド
ライバに出力する１ビットの色データ信号以外の色デー
タ信号を保持し、前記色データ信号の出力値が一致しな
い場合に、前記色データ信号を保持することなく出力す
るように前記記憶手段を制御する制御信号を出力する制
御信号生成手段とで構成され 、前記制御信号生成手段
は、前記色データ信号の出力値が一致した場合に、前記
各色データ信号毎に、２値表示判定信号を出力し、前記
水平ドライバの前記入力制御手段は、前記２値表示判定
信号に基づいて、前記ＬＣＤコントローラから常時出力
される前記１ビットの色データ信号に対応する入力デー
タを、１ビットの色データ信号以外の色データ信号に対
応する入力データとして選択する選択手段を備えること
を特徴とする

【００１６】請求項２の本発明では、各色データ信号毎
に、前記出力制御手段を備えることを特徴とする。

【００１７】請求項３の本発明では、全ての前記色デー
タ信号の 、 前記出力値が一致した場合に、各色データ信
号毎に、１ビットの色データ信号のみを前記水平ドライ
バに出力して他の色データ信号を保持し、前記色データ
信号の出力値が一致しない場合に、前記色データ信号を
保持することなく前記水平ドライバに出力する単一の前
記出力制御手段を備えることを特徴とする。

【００１８】

【００１９】請求項４の本発明では 、前記出力制御手段
は、前記１ビットの色データ信号をラッチする１のフリ
ップ・フロップを備え、前記記憶手段は、前記制御信号
生成手段からの制御信号に基づいて、前記色データ信号
を保持し又はラッチする複数のフリップ・フロップから
構成されることを特徴とする。

【００２０】請求項５の本発明では 、前記入力制御手段
の前記選択手段は、前記１ビットの色データ信号と１ビ
ットの色データ信号以外の色データ信号を入力とし、前
記２値表示判定信号に基づいて、前記１ビットの色デー
タ信号と１ビットの色データ信号以外の色データ信号を
選択的に出力するセレクタで構成されることを特徴とす
る。

【００２１】

【００２２】

【００２３】本発明の液晶表示装置では、ＬＣＤコント
ローラが、三原色信号であるＲ、Ｇ、Ｂ各色ごとで各色
の全データビットが”Ｈ”または”Ｌ”に一致した場
合、各色ごとの複数のデータビットのうち、１本のデー
タビットのみを動作させ、他の出力は記憶手段にてデー
タを保持する。また、水平ドライバでは、ＬＣＤコント
ローラからの三原色信号であるＲ、Ｇ、Ｂ各色ごとで、
全データビットが”Ｈ”または”Ｌ”に一致した場合、
各色ごとの複数のデータビットのうち、ＬＣＤコントロ
ーラで常に動作している１本のデータビットに対応する
入力データを、他のデータビットへ復帰させる。

【００２４】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１は、本発明の実
施の形態によるＬＣＤコントローラと水平ドライバ間の
インタフェースを示すブロック図である。図２は、本発
明の実施の形態による液晶表示装置の全体構成を示すブ
ロック図である。

【００２５】図２において、本実施の形態による液晶表
示装置は、ＬＣＤコントローラ１１、水平ドライバ１
２、垂直ドライバ２１、ＴＦＴカラー液晶パネル２２か
ら構成されている。この構成は、図１４に示した構成と
同じであり、詳細な説明は省略する。

【００２６】図１に、本発明の実施の形態によるＬＣＤ
コントローラ１１と水平ドライバ１２間のインタフェー
スを示す。ＬＣＤコントローラ１１内には、各色ごとの
データビットを制御する複数のデータビット出力制御部
１３が備えられ、水平ドライバ１２内には、データビッ
ト入力制御部１４が備えられている。

【００２７】ＬＣＤコントローラ１１より、Ｒ、Ｇ、
Ｂ、各色ごとの複数のデータビット出力と、水平クロッ
ク信号ＨＣＫと、２値表示判定信号ＢＳを水平ドライバ
１２へ供給する。

【００２８】水平ドライバ１２内のデータビット入力制
御部１４は、ＬＣＤコントローラ１１内のデータビット
出力制御部１３からの２値表示判定信号ＢＳによって制
御される。

【００２９】図３に、本発明のＬＣＤコントローラ１１
内のデータビット出力制御部１３の構成の一例を示す。
図３に示す構成においては、各データビット出力制御部
１３への入力であるＤＡＴＡ（１：６）を、出力データ
記憶部３１でラッチするか、前の値を保持するかを、記
憶都コントロール信号生成部３２からの出力コントロー
ル信号ＯＣＳにより選択する。ただし、全ての出力デー
タ記憶部３１のうち、１ビット分の入力は従来と同じ動
作をさせるため、フリップ・フロップ３３によりドット
クロック信号ＤＣＫの立ち上がりエッジでラッチする。
また、水平ドライバ１２内の、データビット入力制御部
１４に対して各色ごとの２値表示判定信号ＢＳを供給す
る。

【００３０】また、図４に、本発明のＬＣＤコントロー
ラ１１内のデータビット出力制御部１３の構成の他例を
示す。図４に示す構成においては、データビット出力制
御部１３内のフリップ・フロップ４１とフリップ・フロ
ップ４２で代表されるフリップ・フロップの出力である
Ｉａ〜Ｉｌを、出力データ記憶部３１でラッチするか、
前の値を保持するかを、記憶部コントロール信号生成部
３２からの出力コントロール情号ＯＣＳにより選択す
る。ただし、全ての出力データ記憶部３１のうち、１ビ
ット分の入力は従来と同じ動作をさせるため、例えば、
Ｉａに関する出力コントロール信号ＯＣＳは、水平クロ
ック信号ＨＣＫそのものとする。また、水平ドライバ１
２内の、データビット入力制御部１４へ、各色ごとの２
値表示判定信号ＢＳを供給する。

【００３１】図５、図６に、出力データ記憶部３１の詳
細を示す。まず、出力データ記憶部３１の各端子の内容
を説明する。ＤＮはデータ入力端子であり、Ｎは入力さ
れる順番を示す。Ｓは、データ入力を選択する信号の入
力端子である。Ｃはドットクロック信号ＤＣＫが入力す
る端子である。また、ＤＯは、Ｓ入力で選択したデータ
をＣ入力のドットクロック信号ＤＣＫによってラッチし
た出力の端子である。図５は、出力データ記憶部３１の
回路構成の一例を示す。図６は、Ｓ入力の制御によるＤ
Ｏ出力の状態を表す真理値表を示す。

【００３２】出力データ記憶部３１への入力データＩａ
〜Ｉｌが全て一致した場合、Ｉｂ〜Ｉｌを入力データと
する出力データ記憶部３１へのＳ入力は、ＤＯの出力を
保持させるように制御される。また、出力データ記憶部
３１への入力データＩａ〜Ｉｌのデータが一致していな
い場合、全データビットは従来と同じ動作となる。

【００３３】図７〜図９に、記憶部コントロール信号生
成部３２の詳細を示す。まず、記憶部コントロール信号
生成部３２の各端子の内容を説明する。ＤＩＮはＩａ〜
Ｉｌを入力する端子、Ｃは水平クロック信号ＨＣＫを入
力する端子、Ｓはデータ出力記憶部３１のＳ入力を制御
する出力コントロール信号ＯＣＳの出力端子、ＣＯＮＴ
は水平ドライバ１２へ供給する２値表示か否かの判定を
行なう２値表示判定信号ＢＳを出力する端子である。

【００３４】また、図７と図８は、それぞれ回路構成例
を示す。図９に、図７と図８に示す比較器５１の真理値
表を示す。

【００３５】記憶部コントロール信号生成部３２は、出
力データ記憶部３１に入力されるデータが一致している
か否かを判断して、出力コントロール信号ＯＣＳ及び２
値表示判定信号ＢＳを制御している。データが一致して
いる場合は、比較器５１の出力により、出力データ記憶
部３１では、ＬＣＤコントローラ１１のデータ出力を保
持させる。また、ＣＯＮＴ出力である２値表示判定信号
ＢＳにより、水平ドライバ１２内のデータビット入力制
御部１４では．データ復帰を制御している。

【００３６】図１０に、水平ドライバ１２内のデータビ
ット入力制御部１４の回路構成例を示す。

【００３７】ＬＣＤコントローラ１１内のデータビット
出力制御部１３より出力されたデータビットは、各色ご
との２値表示判定信号ＢＳで制御されるセレクタ６１、
６４、６７に代表されるセレクタに入力される。２値表
示時には、従来と同じ動作をしている１本のデータビッ
トを、２値表示判定信号ＢＳの制御で動作しているセレ
クタによって、他のデータビットに復帰させるようにし
ている。２値表示ではない時は、全データビットの内容
がＬＣＤコントローラ１１から出力されたままで、水平
ドライバ１２の内部に供給される。

【００３８】従って、各色ごとに全データビットの内容
が一致した場合、各色ごとで代表する１ビットのデータ
信号のみを動作させ、他のビットは保持させることによ
って、２値表示時には同時動作を抑え、消費電力を低減
できる液晶表示装置が実現できるものである。

【００３９】次に、本実施の形態の具体的な動作例につ
いて図面を参照して説明する。

【００４０】ＬＣＤコントローラ１１と水平ドライバ１
２のインタフェース及びＬＣＤコントローラ１１内のデ
ータビット出力制御部１３と水平ドライバ内のデータビ
ット入力制御部１４の構成を示す図１において、データ
ビット信号（Ｒ）、（Ｇ）、（Ｂ）は６本のバス線とし
て各々のデータビット出力制御部１３に接続されてい
る。また、データビット出力制御部１３の構成の一例
は、図３、図４に示した通りである。

【００４１】一例として、ドットクロック信号ＤＣＫ
と、水平クロック信号ＨＣＫの分周比が１：１の時のデ
ータビット信号（Ｒ）の場合を、図１１に示すタイミン
グチャートにより、ＬＣＤコントローラ１１内での動作
について説明する。

【００４２】図１１（イ）のデータビット信号を仮にＤ
ＡＴＡ（１：６）とする。２値表示時には、図１１
（イ）のＤＡＴＡ（１：６）に示す入力波形のようにド
ットクロック信号ＤＣＫの２クロックごとに、ＡＬＬ
“Ｌ”、ＡＬＬ“Ｈ”が繰り返されて、ＬＣＤコントロ
ーラ１１に入力される。

【００４３】図３に示すデータビット出力制御部１３の
入力データＤＡＴＡ（１：６）は、出力データ記憶部３
１への入力であると同時に、記憶部コントロール信号生
成部３２への入力データとなっている。

【００４４】出力データ記憶部３１におけるＤＡＴＡの
制御を図５及び図６に示す。図６の表には、出力データ
記憶部３１におけるＤＡＴＡのコントロール信号による
制御の様子を示している。

【００４５】ＤＡＴＡ１は、従来と同じようにドットク
ロック信号ＤＣＫの立ち上がりエッジでラッチされてい
て、水平ドライバ１２へ出力される。ＤＡＴＡ１のみ
は、２値表示であるか否かに関わらず従来の動作と変わ
らない。この出力データを仮にＤａとする。この出力デ
ータＤａは、図１１のタイミングチャート（ニ）に示す
出力波形となる。

【００４６】ＤＡＴＡ２〜６は、記憶部コントロール信
号生成部３２からの出力コントロール信号ＯＣＳの論理
に制御されて、出力データ記憶部３１より水平ドライバ
１２へ出力される。この出力を、仮にＤｂ〜Ｄｆとす
る。図１１のタイミングチャート（ヘ）に出力コントロ
ール信号の波形を示す。図１１のタイミングチャート
（ホ）に、Ｄｂ〜Ｄｆの代表として、Ｄｂの波形を示
す。図１１のタイミングチャート（ホ）（ヘ）に示すよ
うに、出力コントロール信号によりＤｂが制御されて、
２値表示時にはデータが保持されて水平ドライバ１２に
供給される。

【００４７】記憶部コントロール信号生成部３２の回路
構成の一例及び比較器５１の真理値表を示す図７、図９
に示すように、ＤＡＴＡ（１：６）がすべて一致した
時、すなわち２値表示の時、出力データ記憶部３１の出
力は、図１１のタイミングチャート（ホ）（へ）に示す
ように、ＤＡＴＡ２〜６に対応する出力に関して、デー
タビットの値を保持するように出力コントロール信号Ｏ
ＣＳの論理が決まる。

【００４８】また、ＤＡＴＡ（１：６）が一致していな
い時、すなわち２値表示でないときは、ＤＡＴＡ（１：
６）は従来と同じように出力データ記憶部３１より出力
されるように出力コントロール信号ＯＣＳが決まる。

【００４９】上記記憶都コントロール信号生成部３２の
動作により、２値表示時にはＤＡＴＡ１に対応するデー
タビットのみ、図１１（ニ）のＤａに示すように従来と
同じ動作をするが、ＤＡＴＡ２〜６に対応するデータビ
ットは、図１１（ホ）のＤｂに示すように値を保持した
ままとなる。

【００５０】上記動作により、２値表示時にはＬＣＤコ
ントローラ１１の外部出力端子１５の同時動作数が抑え
られ、ＥＭＩ、消費電力の低減が実現される。

【００５１】次に、水平ドライバ１２内でのデータの復
帰の動作例を、図１０と図１１を参照して述べる。

【００５２】ＬＣＤコントローラ１１の出力は、外部出
力端子１５を介して水平ドライバ１２へ入力されてい
る。水平ドライバ１２の外部入力端子１６を介してデー
タビット入力制御部１４へ（６×３）本のデータビット
と２値表示判定信号ＢＳが入力されている。

【００５３】水平ドライバ１２内のデータビット入力制
御部１４の内部構成例は、図１０に示す通りである。

【００５４】データビットのうち、前記ＬＣＤドライバ
１１内のデータビット出力制御部１３で、１ビットだけ
従来と同じように供給されるデータビットは、水平クロ
ック信号ＨＣＫで動作するフリップ・フロップ６２、６
５、６８のデータ入力と記憶部コントロール信号生成部
２２より出力される２値表示判定信号ＢＳの論理によっ
て、他のデータビットとの選択を行なうセレクタ６１、
６４、６７に代表されるセレクタ群へ入力されている。
セレクタ６１、６４、６７に代表されるセレクタ群の出
力は、それぞれプリップ・フロップ６３、６６、６９に
代表される水平クロック信号ＨＣＫで動作するフリップ
・フロップ群のデータとして入力されている。

【００５５】ここで、図１１においてデータビット信号
ＤＡＴＡ（１：６）を一例として動作を説明する。

【００５６】ＬＣＤドライバ１１内のデータビット出力
制御部１３で、１ビットだけ従来と同じように供給され
るデータビット信号を、仮に図１１（チ）に示すＤＡＴ
Ａａとする。また、他のデータビット信号の代表を、仮
に図１１（リ）に示すＤＡＴＡｂとする。また，２値表
示判定信号ＢＳを、仮に図１１（ト）に示すＣＯＮＴと
する。

【００５７】図１１（チ）に示すＤＡＴＡａは、フリッ
プ・プロップ６２に入力され、図１１（ハ）に示される
水平クロック信号ＨＣＫでラッチされ、水平ドライバ１
２の内部へ供給される。

【００５８】図１１（リ）のＤＡＴＡｂに代表される他
のデータビットは、セレクタ６１に代表されるセレクタ
群に接続されている。上記セレクタ群は、図１１（ト）
のＣＯＮＴによって制御される。この場合、図１１
（ト）に示すＣＯＮＴが“Ｌ”であれば、２値表示であ
ることを示しているので、セレクタ６１に代表されるセ
レクタ群の出力は、図１１（リ）に示すＤＡＴＡｂでは
なく、図１１（チ）に示すＤＡＴＡａが選択されて、図
１１（ヌ）に示す出力となる。

【００５９】以下、同様に図１１（ト）のＣＯＮＴで制
御されているセレクタでは、図１１（チ）のＤＡＴＡａ
が選択され、図１１（ハ）の水平クロック信号ＨＣＫで
動作するフリップ・フロップによってラッチされて水平
ドライバ１２内部へ供給される。

【００６０】この動作により、図１１（ル）（ヲ）に示
すようにデータが復帰され、２値表示時にも正常に動作
することができる。

【００６１】また、２値表示でない時は、ＣＯＮＴは、
“Ｈ”であるので、従来と同様に、ＤＡＴＡｂ〜ＤＡＴ
Ａｆがセレクタで選択された後、フリップ・フロップで
ラッチされて、水平ドライバ１２内部へ供給される。

【００６２】次いで、本実施の形態の具体的な動作の他
例として、ドットクロック信号ＤＣＫと、水平クロック
信号ＨＣＫの分周比が１：２の時のＬＣＤコントローラ
１１内での動作について、図４に示すデータビット出力
制御部１３の回路例と図１２に示すタイミングチャート
を用いて説明する。

【００６３】図１２（イ）のデータビット信号を仮にＤ
ＡＴＡ（１：６）とする。２値表示時には、図１２
（イ）のＤＡＴＡ（１：６）に示す入力波形のように、
ドットクロック信号ＤＣＫの２クロックごとに、ＡＬＬ
“Ｌ”，ＡＬＬ“Ｈ”が繰り返されて、ＬＣＤコントロ
ーラ１１に入力される。

【００６４】図４のフリップ・フロップ４１、４２に代
表されるフリップ・フロップ群の出力データＩａ〜Ｉｌ
は、出力データ記憶部３１への入力であると同時に、記
億部コントロール信号生成部３２への入力データとなっ
ている。

【００６５】図５、図６にデータ記憶部３１におけるＩ
ａ〜Ｉｂの制御を示す。データ記憶部３１の一実施例及
びデータ記憶部３１におけるＩａ〜Ｉｌのコントロール
信号による制御の様子については、図５，図６に示す通
りである。

【００６６】図６の表に示すように、出力データＩａは
水平クロック信号ＨＣＫのみによって制御されていて、
出力データ記憶部３１より、水平ドライバ１２へ出力さ
れる。出力データＩａのみは、２値表示であるか否かに
関わらず従来の動作と変わらない。この出力データを仮
にＤａとする。Ｄａは、図１２のタイミングチャート
（ニ）に示す出力波形となる。

【００６７】出力データＩｂ〜Ｉｌは、記憶部コントロ
ール信号生成部３２からの出力コントロール信号ＯＣＳ
の論理で制御されて、出力データ記憶部３１より水平ド
ライバ１２へ出力される。この出力データを、仮にＤｂ
〜Ｄｌとする。図１２のタイミングチャート（ヘ）に出
力コントロール信号の波形を示す。図１２のタイミング
チャート（ホ）に、Ｄｂ〜Ｄｌの代表として、Ｄｂの波
形を示す。

【００６８】図１２のタイミングチャート（ホ）（ヘ）
に示すように、出力コントロール信号ＯＣＳによりＤｂ
が制御されて、２値表示時にはデータが保持されて水平
ドライバ１２に供給される。

【００６９】記憶部コントロール信号生成部３２の構成
例と比較器５１の真理値表を示す図８，図９に示すよう
に、出力データＩａ〜Ｉｌが全て一致した時、すなわち
２値表示の時、出力データ記憶部３１の出力は、図１２
のタイミングチャート（ホ）（ヘ）に示すように、Ｉｂ
〜Ｉｌに対応する出力に関して、データビットの値を保
持するように出力コントロール信号の論理が決まる。ま
た、Ｉｂ〜Ｉｌが一致していない時、すなわち２値表示
でないときは、Ｉｂ〜Ｉｌは従来と同じように、出力デ
ータ記憶部３１より出力されるように出力コントロール
信号ＯＣＳが決まる。

【００７０】上記記憶部コントロール信号生成部３２の
動作により、２値表示時には出力データＩａに対応する
データビットのみ、図１２（ニ）のＤａに示すように従
来と同じ動作をするが、Ｉｂ〜Ｉｌに対応するデータビ
ットは、図１２（ホ）のＤｂに示すように値を保持した
ままとなる。

【００７１】上記動作により、２値表示時にはＬＣＤコ
ントローラ１１の外部出力端子１５の同時動作数が抑え
られ、ＥＭＩ及び消費電力の低減が図られる。

【００７２】次に、水平ドライバ１２内でのデータの復
帰の動作例を、図１０と図１２を参照して述べる。

【００７３】ＬＣＤコントローラ１１の出力は、外部出
力端子１５を介して水平ドライバ１２へ入力されてい
る。水平ドライバ１２の外部入力端子１６を介してデー
タビット入力制御部１４へ（（６×２）×３）本のデー
タビットと２値表示判定信号ＢＳが入力されている。

【００７４】水平ドライバ１２内のデータビット入力制
御部１４の内部構成例は、図１０に示す通りである。

【００７５】データビットのうち、ＬＣＤドライバ１１
内のデータビット出力制御部１３で、１ビットだけ従来
と同じように供給されるデータビットは、水平クロック
信号ＨＣＫで動作するフリップ・フロップ６２、６５、
６８のデータ入力と記憶部コントロール信号生成部３２
より出力される２値表示判定信号の論理によって、他の
データビットとの選択を行なうセレクタ６１、６４、６
７に代表されるセレクタ群へ入力されている。セレクタ
６１、６４、６７に代表されるセレクタ群は、それぞれ
フリッブ・フロップ６３、６６、６９に代表される水平
クロック信号ＨＣＫで動作するフリップ・フロップ群の
データとして入力されている。

【００７６】ここで、図１２においてデータビット信号
ＤＡＴＡ（１：６）を一例として動作を説明する。

【００７７】ＬＣＤドライバ１１内のデータビット出力
制御部１３で、１ビットだけ従来と同じように供給され
るデータビット信号を、仮に図１２（チ）のＤＡＴＡａ
とする。また、他のデータビット信号の代表を、仮に図
１２（リ）のＤＡＴＡｂとする。また、２値表示判定信
号を、仮に図１２（ト）のＣＯＮＴとする。

【００７８】図１２（チ）ＤＡＴＡａは、フリップ・フ
ロップ６２に入力され、図１２（ハ）の水平クロック信
号ＨＣＫによってラッチされ、水平ドライバ１２の内部
へ供給される。

【００７９】図１２（リ）のＤＡＴＡｂに代表される他
のデータビットは、セレクタ６１に代表されるセレクタ
に接続されている。上記セレクタは、図１２（ト）ＣＯ
ＮＴで制御される。実施例の場合、図１２（ト）ＣＯＮ
Ｔが“Ｌ”であれば、２値表示であることを示している
ので、セレクタ６１に代表されるセレクタの出力は、図
１２（リ）のＤＡＴＡｂではなく、図１２（チ）のＤＡ
ＴＡａが選択されて、図１２（ヌ）に示す出力となる。

【００８０】以下、同様に図１２（ト）のＣＯＮＴで制
御されているセレクタでは、図１２（チ）のＤＡＴＡａ
が選択され、図１２（ハ）の水平クロック信号ＨＣＫで
動作するフリップ・フロップでラッチされて水平ドライ
バ１２内部へ供給される。

【００８１】この動作により、図１２（ル）（ヲ）に示
すようにデータが復帰され、２値表示時にも正常に動作
することができる。

【００８２】また、２値表示でない時は、ＣＯＮＴは、
“Ｈ”であるので、従来と同様に、ＤＡＴＡｂ〜ＤＡＴ
Ａｌがセレクタで選択された後、フリップ・フロップで
ラッチされて、水平ドライバ１２内部へ供給される。

【００８３】以上の説明のように、本実施例の液晶表示
装置は、ＬＣＤコントローラ１１のデータビット出力の
Ｒ、Ｇ、Ｂ各色ごとの１ビットの端子を除き、全てデー
タを保持するため、不要輻射を低減し、ＥＭＩ対策が容
易になるという利点が得られる。また、消費電力を低減
できるという利点も得られる。

【００８４】また、本実施例では、Ｒ、Ｇ、Ｂ各色ごと
にデータビット出力制御部１３を設けているが、図１３
に示すように、全てのデータビットの一致、不一致を判
定するように構成すれば、２値表示判定信号を１本にす
ることもできる。

【００８５】また、本実施例ではデータビットの本数を
各色６ビットとしているが、これに限ったことではな
い。さらに、液晶表示装置を構成する回路やゲート数、
ゲートの種類等については、図示の実施例に限定されな
い。

【００８６】なお、本発明は上述した実施の形態に限定
されるものではなく、その技術思想の範囲内において様
々に変形して実施することができる。

【００８７】

【発明の効果】以上説明したように本発明の液晶表示装
置によれば、各色のデータビットの内容が一致している
場合、すなわち２値表示の場合、各色ごとに１ビットの
外部出力端子のみを動作させるだけでよいので、外部出
力端子の同時動作数が抑えられることにより、不要な輻
射が低減し、消費電力及びＥＭＩの低減を実現すること
が可能となる。

【図面の簡単な説明】

【図１】 本発明の実施の形態による液晶表示装置のＬ
ＣＤコントローラと水平ドライバ間のインタフェースを
示すブロック図である。

【図２】 本発明の実施の形態による液晶表示装置の全
体構成を示すブロック図である。

【図３】 本実施の形態による液晶表示装置のＬＣＤコ
ントローラのデータビット出力制御部の回路図の一例を
示すブロック図である。

【図４】 本実施の形態による液晶表示装置のＬＣＤコ
ントローラのデータビット出力制御部の回路図の他例を
示すブロック図である。

【図５】 本実施の形態による液晶表示装置のＬＣＤコ
ントローラのデータビット出力制御部の出力データ記憶
部の回路例を示すブロック図である。

【図６】 ＬＣＤコントローラのデータビット出力制御
部の制御動作を説明する真理値表を示す図である。

【図７】 本実施の形態による液晶表示装置のＬＣＤコ
ントローラのデータビット出力制御部の記憶部コントロ
ール信号生成部の回路例を示すブロック図である。

【図８】 本実施の形態による液晶表示装置のＬＣＤコ
ントローラのデータビット出力制御部の記憶部コントロ
ール信号生成部の他の回路例を示すブロックである。

【図９】 記憶部コントロール信号生成部の制御動作を
説明する真理値表を示す図である。

【図１０】 水平ドライバ内のデータビット入力制御部
の回路構成例を示すブロック図である。

【図１１】 図３のデータビット出力制御部と図１０の
データビット入力制御部の動作を説明するタイミングチ
ャートである。

【図１２】 図４のデータビット出力制御部と図１０の
データビット入力制御部の動作を説明するタイミングチ
ャートである。

【図１３】 本発明の他の実施の形態による液晶表示装
置のＬＣＤコントローラと水平ドライバ間のインタフェ
ースを示すブロック図である。

【図１４】 従来の液晶表示装置の代表的な回路例を示
すブロック図である。

【図１５】 従来の液晶表示装置のＬＣＤコントローラ
と水平ドライバ間のインタフェースを示すブロック図で
ある。

【図１６】 図１５の従来の液晶表示装置のＬＣＤコン
トローラと水平ドライバの動作を示すタイミングチャー
トである。

【図１７】 従来の液晶表示装置のＬＣＤコントローラ
と水平ドライバ間のインタフェースの他例を示すブロッ
ク図である。

【図１８】 図１７の従来の液晶表示装置のＬＣＤコン
トローラと水平ドライバの動作を示すタイミングチャー
トである。

【符号の説明】

１１ ＬＣＤコントローラ １２ 水平ドライバ １３ データビット出力制御部 １４ データビット入力制御部 １５ 外部出力端子 １６ 外部入力端子 ２１ 水平ドライバ ２２ ＴＦＴカラー液晶パネル ３１ 出力データ記憶部 ３２ 記憶部コントロール信号生成部 ３３ フリップ・フロップ ４１，４２ フリップ・フロップ ５１ 比較器 ６１，６４，６７ セレクタ ６２，６３，６５，６６，６８，６９ フリップ・フロ
ップ ＢＳ ２値表示判定信号 ＯＣＳ 出力コントロール信号

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 ＬＣＤコントローラより各々複数のビッ
   トで構成される三色の色データ信号を水平ドライバへ伝
   送する液晶表示装置において、 前記ＬＣＤコントローラに、 前記色データ信号の出力値が一致した場合に、１ビット
   の色データ信号のみを前記水平ドライバに出力して他の
   色データ信号を保持し、前記色データ信号の出力値が一
   致しない場合に、前記色データ信号を保持することなく
   前記水平ドライバに出力する出力制御手段とを備え、前記水平ドライバに、 前記ＬＣＤコントローラからの三色の色データ信号ごと
   に、色データ信号が一致した場合、各色ごとの複数のビ
   ットのうち、前記ＬＣＤコントローラから常時出力され
   る前記１ビットの色データ信号に対応する入力データ
   を、１ビットの色データ信号以外の色データ信号に対応
   する入力データとして復帰させる入力制御手段を備え 、 前記出力制御手段は、 各色データ信号毎に、前記色データ信号を前記水平ドラ
   イバに出力せずに保持し又は保持せずに前記水平ドライ
   バに出力する記憶手段と、 各色データ信号毎に、前記色データ信号の出力値が一致
   するか否かを判定し、各色データ信号毎に 、 前記色デー
   タ信号の出力値が一致した場合に、前記水平ドライバに
   出力する１ビットの色データ信号以外の色データ信号を
   保持し、前記色データ信号の出力値が一致しない場合
   に、前記色データ信号を保持することなく出力するよう
   に前記記憶手段を制御する制御信号を出力する制御信号
   生成手段とで構成され 、 前記制御信号生成手段は、前記色データ信号の出力値が
   一致した場合に、前記各色データ信号毎に、２値表示判
   定信号を出力し、 前記水平ドライバの前記入力制御手段は、前記２値表示
   判定信号に基づいて、前記ＬＣＤコントローラから常時
   出力される前記１ビットの色データ信号に対応する入力
   データを、１ビットの色データ信号以外の色データ信号
   に対応する入力データとして選択する選択手段を備える
   ことを特徴とする液晶表示装置。
2. 【請求項２】 各色データ信号毎に、前記出力制御手段
   を備えることを特徴とする請求項１に記載の液晶表示装
   置。
3. 【請求項３】 全ての前記色データ信号の 、 前記出力値
   が一致した場合に、各色データ信号毎に、１ビットの色
   データ信号のみを前記水平ドライバに出力して他の色デ
   ータ信号を保持し、前記色データ信号の出力値が一致し
   ない場合に、前記色データ信号を保持することなく前記
   水平ドライバに出力する単一の前記出力制御手段を備え
   ることを特徴とする請求項１に記載の液晶表示装置。
4. 【請求項４】 前記出力制御手段は、前記１ビットの色
   データ信号をラッチする１のフリップ・フロップを備
   え、 前記記憶手段は、前記制御信号生成手段からの制御信号
   に基づいて、前記色データ信号を保持し又はラッチする
   複数のフリップ・フロップから構成されることを特徴と
   する請求項１に記載の液晶表示装置。
5. 【請求項５】 前記入力制御手段の前記選択手段は、前
   記１ビットの色データ信号と１ビットの色データ信号以
   外の色データ信号を入力とし、前記２値表示判定信号に
   基づいて、前記１ビットの色データ信号と１ビットの色
   データ信号以外の色データ信号を選択的に出力するセレ
   クタで構成されることを特徴とする請求項１に記載の液
   晶表示装置。