JPH0338747B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、半導体装置に関し、特にバイポーラ
トランジスタ論理回路を使用する集積回路に属す
るものである。

従来技術におけるバイポーラ集積回路におい
て、所望の論理機能を実行するように、内部的に
接続された複数の論理ユニツトを使い論理回路構
造が構成されていた。それぞれの論理ユニツト
は、代表的にバイポーラトランジスタおよびトラ
ンジスタのベースへの多重入力またはそのコレク
タからの多重出力から成る。そのようなトランジ
スタは、それぞれ信号の増巾および逆変換を行う
ものであつてここでは、ドライブトランジスタと
して示す。通常の多重入力論理構造は、シヨツト
キーダイオード論理回路（SDL）およびトラン
ジスタートランジスタ論理回路（TTL）を有し
ている。通常の多重出力論理構造は、シヨツトキ
ートランジスタ論理回路（STL）および集積注
入論理回路（I²L）とを有している。

半導体産業は処理スピードを高速化し、さらに
論理演算の実行に必要な電力を減少させることで
半導体装置の性能を改良し、続けてきた。論理ユ
ニツトのオペレーシヨンのスピードをあげる為の
努力はしばしば回路素子に蓄積される電荷重の減
少に向けられ、またそのような電荷が転送されう
るように高速化が図られてきている。通常の論理
のある実施例では、シヨツトキーダイオードを用
いドライブトランジスタのコレクターベース接合
をクランプし、トランジスタが作動された時の電
荷の蓄積を最小にしている。集積シヨツトキー論
理回路（ISL）として知られる。もう一つの論理
回路構造では、クランプトランジスタを用い、ド
ライブトランジスタの電荷飽和を制御している、
ISLの接合分離構造は、1979年６月発行「IEEE
ジヤーナルオブソリツドステートサーキツト」の
SC14巻585〜590ページで公表されたジヤンロー
ストロー（Jan Lohstroh）「標準のシヨツトキー
製造技術により作られる高速・高積．低電力論理
回路であるISL」と表題された論文に示されてい
る。この論文における内容を現在の技術水準を示
す為、ここに参照として、示す。

本発明の主な目的は、集積シヨートキー論理回
路の改良構造をつくることである。本発明の他の
目的および利点は、添付図面と関連し、示される
好ましい実施例を考慮することで、明らかになる
と思う。

第１図を参照すると、本発明に従つた論理ユニ
ツトの一実施例の等価回路図が示され、概略的に
参照番号１０として、指定されている。当業者
は、論理ユニツト１０がNPNドライブトランジ
スタ１２、PNPクランプトランジスタ１４およ
び本実施例においては出力端子２１，２２，２３
および２４を有するアノードを持つ４つのシヨツ
トキーバリヤダイオード１６，１７，１８および
１９を用いて構成された単一入力、多重出力イン
バータであると理解することができるであろう。
ダイオード１６−１９のカソードはそれぞれクラ
ンプトランジスタ１４のベースとドライブトラン
ジスタ１２のコレクタである結線２６に接続され
ている。入力端子２８は、ドライブトランジスタ
１２のベースおよびクランプトランジスタ１４の
エミツタと接続されている。入力端子２８への電
流源は、入力端子２８に接続される陽極電源Vcc
を使つて、レジスタＲを通し供給される。ドライ
ブトランジスタ１２のエミツタおよびクランプト
ランジスタ１４のコレクタは、接地端子３０また
はVcc電位より充分に低い電位を与える他の電源
と接続される。

この様な回路のオペレーシヨンにおいて高論理
レベルを示す電位が入力端子２８に与えられ、ド
ライブトランジスタ１２を作動させて、引きこみ
端子２６を接地電位より少しだけ高い電位にまで
下げ、これにより、出力端子２１−２４が低論理
レベルを示す電位を維持するようにする。ドライ
ブトランジスタ１２のベース・コレクタ接合が、
順方向バイアスとなるとすぐに、クランプトラン
ジスタ１４はVccによつて与えられた電流の大部
分を放出するようになる。ドライブトランジスタ
１２は、飽和状態となるようにされていて、クラ
ンプトランジスタ１４によつて飽和が過剰になる
のを防止されている。

入力端子２８に、低論理レベルが現われると、
ドライブトランジスタ１２が切られ、これにより
結線２６は、接地から絶縁され、出力端子２１−
２４が、高論理レベルまで上がることができるよ
うになる。

次に第２図を参照すると、本発明に従つた半導
体集積回路装置４０の中に作られた第１図に示さ
れた論理ユニツト１０の実施例が示されている。
半導体装置４０の一部分が、論理回路ユニツト１
０の形成は終了しているが、それと内部的に接続
される同様の論理回路ユニツト（図示せず）はま
だ形成されていない製造工程において示されてい
る。図示した部分は、半導体材料４２の本体の上
部分を示している。本体４２は、好ましい例とし
て、約10から15ohm−cmの抵抗率を示すＰ型単結
晶シリコンの出発材料によつて形成された基板領
域４４を有している。基板と反対の伝導型の比較
的低い抵抗率を示す区域４６即ち、本発明におい
てN⁺埋めこみコレクターとして示される区域は、
基板４４の表面部分に、アンチモンのような不純
物を高濃度で拡散することによつて形成される。
本体４２は、埋めこみコレクタ区域４６におおつ
て基板４４の上にエピタキシヤル層を成長させる
ことによつて、形成されたＮ型導電型の比較的高
い抵抗率を有す区域４８も有している。区域４８
は、ドナー不純物が比較的低い濃度であつて、好
ましくは約1ohm−cmの抵抗率を示すことを特徴
とする、区域４６および４８の両方は、第１図の
結線２６と電気的に等しい単一のＮ型領域を形成
している。点線４９は、比較的低い抵抗率から比
較的高い抵抗率への変化が生じる平面上の位置を
単に示すにすぎない、厚いフイールド酸化物層５
０が区域４８を横切り、選択的に下に成長させら
れ、分離された能動領域又は、島状の領域を形成
する。ここでは１つだけが図示されているが、こ
の内部には本発明に従つた論理回路ユニツトまた
は、その他の回路構造がその後形成される。フイ
ールド酸化物層５０の下にあるものは、P⁺チヤ
ンネルストツプ領域５２である。チヤンネルスト
ツプ領域５２は、基板４４の内部下方へ広がつて
いて、能動領域間に電気的分離を与えている。

第２図の平面図において、長くのびる長方形領
域５４である能動領域が示されている。長方形領
域５４の周囲は、フイールド酸化物層５０の４つ
の垂直な壁面又は、へりによつて境界ができてい
て、その垂直な壁とは、側壁面５６ａおよび５６
ｂと両端の面５６ｃおよび５６ｄを含むものであ
る。第３図において参照番号５７で指定される上
部表面を、能動領域５４が有している。能動領域
５４の上には、それぞれ、第１図の回路図におい
て、示された入力端子２８、接地端子３０および
出力端子２１−２４にそれぞれ相当する入力接触
部５８、接地接触部６０および４つの出力接触部
６１，６２，６３および６４が形成されている。
従来の金属化技術が接触部５８および６０と半導
体表面５７との界面においてオーム接触を形成す
る工程と、接触部６１−６４と半導体表面５７と
の界面において、白金シリコンのシヨツトキーバ
リアダイオードを形成す工程に使用される。好ま
しくは、このようなダイオードのそれぞれのバリ
ヤの高さは、35KeVのエネルギーで、約８×
10⁺¹²cm^-2のドーズ量を用い選択的燐注入を使つ
て調整される。薄い表面安定化用酸化物層６６
は、能動領域５４の表面５７の接触部５８，６
０，６１−６４で接続されていない部分をおおつ
て形成される。

第３図に良く示したように、Ｐ型領域６８が、
能動領域５４内の接触部５８および６０の下に水
平に広がる部分に形成され、それにより小さな、
Ｎ型領域７０が接触部６０のすぐ下に形成されて
いる。接触部５８および６０を形成する為に、金
属化工程を施す以前に、領域６８および７０を形
成することは理解されよう。Ｐ型領域６８を、好
ましくは、区域４８を形成するエピタキシヤル層
のマスクしていなかつた部分にボロンのようなア
クセプタ不純物を拡散するという、従来方法によ
つて形成して、区域４８の下部を残して、PN接
合７２を形成する。Ｎ型領域７０は、好ましく
は、砒素不純物の選択的イオン注入法によつて、
次第に約0.25ミクロンになるように形成されるこ
とによつて、そこに下に存在するＰ型領域６８と
の間でPN接合７４が形成される。PN接合７２
は、約0.5ミクロンの深さにありフイールド酸化
物領域５０の両端の壁面５６ｃおよびそれとくつ
ついている両側面５６ａおよび５６ｂから成る４
つのうち３つの境界壁面にそつて境界をつくつて
いる、PN接合７２は、上方に向つて曲り、薄い
酸化物層６６の接触部６０および６１の間の部分
の下にあたる半導体本体４２の上部表面部分で終
わつて、第４番目の境界を作つている。Ｎ型高抵
抗率区域４８は、接触部６１−６４のすぐ下の上
部表面部分にそつてひろがる第１の部分と、Ｎ型
領域７０と、垂直方向に一致しＰ型領域６８の下
に広がる第２の部分と、入力接触５８の下と垂直
方向で一致するＰ型領域６８の下に広がる第３の
部分とを有している。N⁺低抵抗率区域４６は区
域４８の第１および第２の部分の下に形成される
が第３の部分の上には形成されない。言い換えれ
ば、Ｐ型基板４４は、区域４６を越えると上に伸
びて、入力接続部５８の下にある区域４８の一部
分に、PN接合７６ａを形成する。隣りのPN接
合７６ｂがN⁺領域４６とそこの下に広がる部分
の基板４４との間に形成される。PN接合７６ａ
は、好ましくは、1.5ミクロンの深さに形成する。
第２および第３図に示す好ましい構造に関する前
述の説明から、第１図のNPNドライブトランジ
スタ１２が、Ｎ型エミツタを形成する領域７０
と、Ｐ型ベースを形成する領域６８およびＮ型コ
レクタを形成する二重領域４６−４８を含む接地
接続部６０の下に位置する半導体領域から形成さ
れることは、明らかである。同様にして、第１図
のPNPクランプトランジスタ１４は、Ｐ型エミ
ツタを形成する領域６８とＮ型ベースを形成する
区域４８および、Ｐ型コレクタを形成する基板４
４とを含む、入力接続部５８の下に位置した半導
体領域から形成されることは明らかである。PN
接合７２および７６ａの間の距離によつて決定さ
れるPNPクランプトランジスタ１４のベースの
幅は、好ましくは約1.0ミクロンにする。先に述
べたように、シヨツトキーバリアダイオード２１
−２４は、接触部６０−６４とＮ型高抵抗率区域
４８の間の金属半導体界面に形成される。当業者
において通常の知識を有する者はシヨツトキーバ
リアダイオード２１−２４の一部または全部を他
のダイオードと同様に島領域に（図示せず）に作
ることができると理解できるであろう。さらに、
従来技術のように、第１図の回路のレジスタ
（Ｒ）は、好ましくは、絶縁された他の島領域の
中に形成されるので第２および第３図では、示さ
れていない。入力接続部５８とレジスタ（Ｒ）の
間内部的接続は、論理回路ユニツト１０ならびに
それと同様の論理回路ユニツトの間の入力出力内
部的接続と同様に好ましくは、第１番目の段階
（第１層）の金属化工程で形成される。レジスタ
島領域と、Vccソースパツドの間の内部的接続
は、接地接続部６０と、接地電位パツドの間の内
部的接続と同様に第２の段階（第２層）の金属化
工程で形成される。このような内部的接続は、そ
の構造構成および方法が公知技術であるのでここ
に示さない。

本発明は、前に参照として示したローストロー
の論文に示された接合分離型ISLを超えて、重要
な改良された性能を示す酸化物分離型ISLを提供
する。接合分離は、半導体表面から、下に向つて
Ｐ型基板まで広がるP⁺型分離領域によつて達成
される。ISLにおけるこのような従来の形態にお
いては、P⁺分離領域が、NPNドライブトランジ
スタのＮ型コレクタを囲んでいる。そのＮ型コレ
クタは、P⁺分離領域から、Ｐ型ベースを平面的
に隔離し、これによつて横型PNPクランプトラ
ンジスタを形成していた。縦型PNPクランプト
ランジスタが並列に作動するよう設けられると、
横型PNPクランプトランジスタは機能上余分な
ものとなる。この横型PNPクランプトランジス
タは固有な部分であつて従来技術の分離型ISL構
造からは、とり除くことはできないが、本発明の
酸化物分離型ISL構造では必要のない部分であ
る。フイールド酸化物層５０は、能動領域また
は、島状領域５６を、半導体装置における他の類
似した島状領域から絶縁している。第３図で明ら
かにした様に、Ｐ型領域６８は、縦型PNPクラ
ンプトランジスタが形成される、フイールド酸化
物層５０の境界線まで平面的に広がつている。当
業者における通常の技術を有する者であればP⁺
分離領域および従来技術の接合分離構造における
横型PNPクランプトランジスタの双方の容量を
とりのぞけば、論理回路ユニツト１０のスイツチ
速度が上がることは理解可能であろう。第２およ
び第３図の新規な構造は、この望ましい結果を獲
得するものである。

本発明の構造の第２の重要な特徴を次に、第２
および第３図を参照して説明する。入力接続部５
８は、通常より大きく作られ、好ましくは、フイ
ールド酸化物層５０の一方の端の壁面５６ｃおよ
び側面５６ａと５６ｂの隣り合う部分まで広がつ
て形成される。製造工程の簡略化の為、入力接続
部５８の金属は、図のようにフイールド酸化物層
に少しだけはみだすことができる。入力接続部５
８を比較的大きなサイズにすると、クランプトラ
ンジスタのベースエミツタ接合７２の動作容量
（ダイナミツクキヤパシタンス）が減少し、これ
によつて、論理回路ユニツトのスイツチ速度をあ
げることができる。さらに、入力接続部５８の直
線の境界線８０の長さは、ドライブトランジスタ
の入力接続部とエミツタ領域７０の間にあるＰ型
領域６８における水平抵抗（即ち、ドライブトラ
ンジスタのベース抵抗）を決定する。直線境界線
８０は、フイールド酸化物層５０の両側の壁面５
６ａおよび５６ｂの間の能動領域５４を完全に横
切つて広がるよう形成し、これにより、ドライブ
トランジスタのベース抵抗を最小にする。このよ
うなNPNベース抵抗の減少は、特に高い作動温
度における遮断周波数を増加させる。ドライブト
ランジスタのコレクターベース接合を縮小せず
に、入力接続部をP⁺分離領域まで拡張できない
為、従来技術の接合分離ISLの形態においては、
入力接続部の大きさは、限られることが理解でき
る。

前述から本発明が電荷蓄積の減少と、電荷転送
におけるインピーダンスの減少を示す改良バイポ
ーラ論理回路を供給し、これにより、従来技術の
同様な論理回路に比較し、信号伝搬速度におい
て、著しい性能における改良が可能となること
は、当業者において通常の知識をもつ者には明ら
かである。

本発明の好ましい実施例について詳細に示して
いるが、本発明の変形が、添付特許請求の範囲に
よつて明確にされる本発明の主旨に含まれる事は
理解されることと考える。

【図面の簡単な説明】

第１図は、本発明に従つた論理ユニツトの等価
回路図を示す。第２図は、本発明の論理ユニツト
の概略的平面図を示す。第３図は、第２図の線
からまでに沿つた本発明の論理ユニツトの概略
的断面図を示す。

Claims (1)

1. 【特許請求の範囲】 １ 半導体材料の本体に分離された能動領域を画
   定する為の酸化物層を有する半導体装置であつ
   て； (a) 本体の上部表面に沿つて形成され、第１導電
   型の不純物によつて特徴づけられる本体の第１
   領域と； (b) 第２の導電型の不純物によつて特徴づけら
   れ、上記第１の領域の下に形成された部分と、
   本体表面まで拡がる部分とを有する本体の第２
   の領域と； (c) 第１の導電型の不純物によつて特徴づけら
   れ、上記第２の領域の下に形成された部分と、
   上部表面まで広がる部分とを有する本体の第３
   の領域と； (d) 第２の導電型の不純物によつて特徴づけら
   れ、上記第３の領域の下に形成された第４の領
   域と； (e) 第１の導電型の領域が第２の導電型の領域と
   接触する場所に形成されたPN接合とを有し； (f) 上記第１、第２および第３の領域はそれぞれ
   ドライブトランジスタのエミツタ、ベースおよ
   びコレクタを構成し； (g) 上記第２、第３、および第４の領域は、それ
   ぞれクランプトランジスタのエミツタ、ベース
   およびコレクタを構成し； (h) 上記酸化物層は、第１及び第２に相対する側
   壁面と、上記能動領域の両端部で上記第１及び
   第２の側壁面と接する第１及び第２の相対する
   端壁面とを有し、その第１端壁面と上記第１及
   び第２の側壁面とは、上記第２の領域の４つの
   実質的垂直端のうち３つと接触する； 半導体装置。