JPH0338139A - パケット通信装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は音声情報等をパケット化して伝送するパケット
通信装置に関する。

〈従来の技術〉 音声情報等をパケット化して伝送するシステムとして第
３図に示すようなネットワークがある。

第３図において、１は多重化回線、２Ａ、２Ｂ。

２Ｃはパケット交換機、３Ａ〜３Ｃはバケット端末、４
Ａ〜４Ｃは交換機、５は電話機であり、例えばパケット
端末３Ａに入力された音声はここで符号化された後、所
定情報単位に分解され、相手宛先情報を付加したパケッ
トに組立てられ、パケット交換１１２Ａ、２Ｂを介して
相手パケット端末３Ｂに伝送される。

第４図はパケット交換１１２Ａ〜２Ｃの内部構成を示す
ブロック図であり、パケット端末にそれぞれ対応して設
けられた端末インタフェースＴＩＮ「、多重化回線１と
のラインインタフェースＬＩＮＦ、制御部Ｃ０ＮＴ、バ
スアクセス制御部ＡＲ８１割込み制御バスＢＵＳ１、制
御バスＢＵＳ２、アクセス制御バスＢＵＳ３、データバ
スＢＵＳ４が設けられている。各端末インタフェースＴ
ＩＮＦは自己に接続されたパケット端末から梵呼パケッ
トを受信すると、割込み制御バスＢｕｓ　１を用いて制
御部Ｃ０ＮＴへ割込みをかける。制御部Ｃ０ＮＴは割込
みをＩ１１認すると、制御バスＢＵＳ２を用いて図示し
ない端末インタフェースＴＩＮＦ内のメモリをアクセス
し、介呼情報（相手先番号、ウィンドサイズ等の情報等
〉を確認する。その後、制御部Ｃ０ＮＴは対向ノードで
ある相手パケット端末に接続要求パケットを送信するた
めに、データバスＢＬＩＳ４のアクセス要求をアクセス
制御バスＢＵＳ３へ出力する。制御部Ｃ０ＮＴはデータ
バスアクセス権を得たならば、この後、データバスＢＵ
Ｓ４を用いてラインインタフェースＬＩＮ「へ接続要求
パケットを転送する。そこで、ラインインタフェースＬ
ＩＮＦは接続要求パケットをデータのパケットと同様に
組立て、多重化回線１に送出する。これに対し対向のノ
ードの相手パケ。

ット端末から接続許可あるいは不許可のパケットが返信
されてくると、ラインインタフェースＬＩＮＦは該パケ
ットを制御部Ｃ０ＮＴに転送する。

制御部Ｃ０ＮＴは例えば接続許可パケットを受信した場
合、制御バスＢＵＳ２を介してラインインタフェースＬ
ＩＮＦ、端末インタフェースＴＩＮＦ間の図示しないメ
モリにコネクション・テーブルを作成し、端末インタフ
ェースＴＩＮＦに接続許可パケットを送出する。そこで
、端末インタフェースＴＩＮＦは該当するパケット端末
へ接続許可パケットを送出し、その後、データ転送フェ
ーズに移る。データ転送フェーズでは、端末インタフェ
ースＴＩＮＦはデータバスＢｕＳ４を用いてラインイン
タフェースＬＩＮＦにデータパケットを送出する。この
際、制御部Ｃ０ＮＴによって作成されたコネクションテ
ーブルを用いて第５図に示すヘッダ部目が情報部りに付
加され、これがデータパケットとして送信される。ライ
ンインタフェースＬＩＮＦはデータパケットをバッファ
に格納した後、多重化回線１へ送出する。この動作はデ
ータ転送フェーズ中のデータパケットについても＠様に
繰返される。切断の場合は、コネクションテーブルを削
除するということを除いて、接続要求の場合と同様の動
作をする。

第６図はラインインタフェースＬＩＮＦの内部構成（多
電化回線へ送出する方向のみ図示）を示す図であり、１
１はデータバスインタフェース部、１２はアドレス一致
検査部、１３はパケット分配部、１４−１〜１４−ｎは
バッファメモ９８Ｍに格納された複数行のパケット待ち
行列、１５は送出パケット決定部、１６は回線インタフ
ェース部である。データバスインタフェース部１１は第
４図のデータバスＢＵＳ４とのインタフェースを行う部
分であり、該データバスＢＬＩＳ４のタイミングに従っ
てパケットの送受信を行う。アドレス−致検査部１２は
受信したパケットが自分宛てのものか比較する部分であ
り、自分宛ての場合はパケット分配部１３に転送するが
、それ以外の場合は廃棄する。パケット分配部１３はパ
ケットのヘッダ部目の情報を基に１４−１〜１４−ｎの
どのパケット待ち行列に配列させるかを決定する部分で
ある。ヘッダ部門の情報としては、コネクション関係の
情報、即時性等に関する優先度などの情報が含まれてお
り、パケット分配部１３ではこれらの情報のうち例えば
優先度情報に従ってパケットをパケット待ち行列１４−
１〜１４−ｎのいずれかに分配する。１５はどのパケッ
ト待ち行列１４−１〜１４−ｎのうちどの行列からパケ
ットを取り出すかを決定する部分である。１６は多重化
回線１とインタフェースを行う部分であり、多重化口Ｉ
Ｐ２１のクロックに同期してパケットを送出する。

第７図は第６図に示したパケット分配部１３、バッファ
メモ９８Ｍおよび送出パケット決定部１５の詳細を示す
図であり、６−１はパケット分配器、６−２は分配制御
部、ＣＬＫはタイマ、７１１〜７−ｎｌはファーストイ
ンファーストアウト（ＦＩＦＯ）の形式でタイマＣＬＫ
からの時刻を順次記憶並びに出力するタイマバッファメ
モリ、７−１２〜７−ｎ２はファーストインファースト
アウト（ＦＩＦＯ）の形式でパケットを順次記憶並びに
出力するデータバッファメモリ、７−１３〜７−ｎ３は
データバッファメモリに記憶されているパケット数を計
数する？Ｉ′Ｂ沼カウンタ、８１は送出部、８−２は送
出パケット決定器である。

パケット分配器６−１は第６図のデータバスインタフェ
ース部１１からのパケットを各データバッファメモリ７
−１２〜７−０２のうちのいずれかに振り分けて送出す
る。分配制御部６−２はデータバスインタフェース部１
１からのパケットのヘッダ口によって示される優先度情
報を識別し、この優先度情報に基づいて該パケットの振
り分は先であるデータバッファメモリをパケット分配器
６−１に指示している。例えば優先度情報としてクラス
１〜クラスｎがあり、これらのクラス１〜ｎが各データ
バッファメモリ７−１２〜７−０２にそれぞれ対応して
いるとすると、クラス１の優先度情報を含むパケットは
パケット分配器６−１からデータバッファメモリ７−１
２へと伝送され、クラス２の優先度情報を含むパケット
はパケット分配器６−１からデータバッフ戸メモリ７−
２２へと伝送され、同様にクラスｎの優先度情報を含む
パケットはパケット分配器６−１からデータバッファメ
モリ７−ｎ２へと伝送される。

各データバッファメモリ７−１２〜７−ｎ２はパケット
分配器６−１により振り分けられたそれぞれのパケット
を順次記憶していく。これにより、データバッフ戸メモ
リ７−１２〜データバッファメモリ７−ｎ２内にはクラ
ス１〜クラスｎのそれぞれのパケット待ち行列が形成さ
れる。

タイマバッファメモリ７−１１はデータバッファメモリ
７−１２にパケットが入力される毎にタイマＣＬＫから
の時刻を順次記憶し、同様にタイマバッファ７−２１〜
タイマバッファ７−ｎｌはデータバッファメモリ７−１
２〜デ一タバツフ戸メモリ７−ｎ２にパケットがそれぞ
れ入力される毎にタイマＣＬＫからの時刻をそれぞれ記
憶する。

これにより、各タイマバッファメモリ７−１１〜７−０
１内には時刻の列がそれぞれ形式され、これらのタイマ
バッファメモリ７−１１〜７−０１内のそれぞれの時刻
列は各データバッファメモリ７−１２〜７−ｎ２内のそ
れぞれのパケット待ち行列に対応している。例えば、各
タイマバッファメモリ７−１１〜７−０１内のそれぞれ
の時刻列における各先頭の時刻つまり最初に入力された
それぞれの時刻は、各データバッファメモリ７−１２〜
７−ｎ１内のそれぞれのパケット待ち行列における各先
頭のパケットつまり最初に入力されたそれぞれのパケッ
トの入力時刻を示している。

送出部８−１は各データバッファメモリ７−１２〜７−
ｎ２のうちいずれかよりパケット待ち行列の先頭のパケ
ットを順次読み出し、読み出したパケットを順次送出す
る。送出パケット決定部８−２はタイマＣＬＫからの現
在の時刻、各タイマバッファメモリ７−１１〜７−０１
内の各先頭の時刻、各データバッファメモリ７−１２〜
７−ｎｌに対応する各優先度クラス１〜ｎに基づいて、
各データバッファメモリ７−１２〜７−０１内の各先頭
パケットのうちから即時に伝送されるべき先頭パケット
を選択し、この先頭パケットを送出部８−１に指示する
。ここで、送出パケット決定部８−２にてなされる先頭
パケット選択のための演算式を次に示す。

Ｗｎ　　）　　・・・　（１〉 ただし、Ｄｊは優先度クラスｊのデータバッフ戸メモリ
内の先頭パケットが該データバッファメモリに滞留して
いる時間を示しており、該データバッファメモリに対応
するタイマバッファメモリ内の先頭時刻つまり前記先頭
パケットの入力時刻と現在の時刻との差である。Ｗｊは
優先度クラスＪに予め与えられた重み係数を示しており
、ＷＪ　−１＞ｗｊ　＞ＷＪ　＋１である。

すなわち、各データバッフ戸メモリ７−１２〜７−０２
内の各先頭パケットについて上式（１）に示した各値Ｄ
Ｉ　Ｗ１〜ｏｎｗｎがそれぞれ求められ、これらのｆｆ
１ＤＩＷ１〜ＤｎＷｎのうちの最も大きな値に対応する
パケットが即時に伝送されるべきパケットとして選択さ
れ、このパケットが送出部８−１から送出される。この
ような演算はパケット送出毎に逐次行われる。

しかしながら、上式（１）に基づいて即時に伝送される
べきパケットを選択することは伝送品質を確保する上で
最も直接的でかつ適格な方法であるが、その演算過程に
おいて値Ｄｊを算出するための減算、値ＤｊＷｊを算出
するための乗０、各値ＤＩＷ１〜ＤｎＷｎのうちから最
大値を求めるための比較演算を行っており、送出パケッ
ト決定部８−２にて行われる１パケツト毎の演粋邑が０
（２ｎ）となり少なくはない。このため、送出パケット
決定部８−２の処理能力不足により、高速化できなかっ
たり、クラス数ｎの上限が決められてしまっていた。ま
た、上記減算および乗算を行うための演算器を各データ
バッファメモリ毎に分散してもよいが、このようにする
とハードウェアの規模が非常に大きくなったり、シスト
リックな構成でないため集積化が困難で拡張性に乏しく
なる。

（光間が解決しようとする課題） こめように従来のパケット通信装置では送出・パケット
決定部にて減算、乗算、比較演算を行っていたため演算
処理の高速化が図りにくく、また演算部を分散させると
シストリックな構成でないので集積化が困難になるとい
う問題点があった。

そこで、本発明は演算処理の高速化および集積化に適す
るパケット通信装置を提供することを目的とする。

（発明の構成） （課題を解決するための手段） 本発明では、所定情報単位のパケットを順次入力し、前
記パケットをパケット待ち行列に配列し、前記パケット
待ち行列のそれぞれのパケットのうちのいずれかを選択
し、選択されたパケットを順次送出するパケット通信装
置において、前記パケット待ち行列に前記パケットが配
列される毎に計時を開始し、該パケット待ち行列のそれ
ぞれのパケットについての各ｉ留時間を記憶する計時手
段と、前記パケット待ち行列のパケットについての滞留
時間に基づいて送出されるパケットを選択する選択手段
とを備えることを特徴とする。

（作用） 本発明によれば、パケット待ち行列に配列されたそれぞ
れのパケットについての各滞留時間を求めているので、
該各ｎ留時間に基づき該各パケットのうちのいずれを即
時に伝送するべぎかを選択することができる。

（実施例） 以下、本発明の実施例を添付図面を参照して詳細に説明
する。

第１図は本発明に係るパケット通信装置の一実施例を示
すブロック図であり、ここでは第６図に示したパケット
分配部１３、バッファメモ９８Ｍおよび送出パケット決
定部１５の代りとなる部分構成を示している。同図にお
いて、２１はパケット分配部、２２−１〜２７−１．２
２−２〜２７−２．・・・　２２−ｎ〜２７−ｎはバッ
ファ基本ユニット、２８は送出制御部、２９はクロック
発生部、３１は使用可能ポインタバッファ、３２は水き
込みパケットポインタ、３３は読み出しパケットポイン
タ、３４はデータメモリである。

使用可能ポインタバッファ３１は複数のアドレスからな
るアドレス列を格納しており、このアドレス列の先頭ア
ドレスをパケット分配部２１、および書き込みポインタ
３２を介してデータメモリ３４に送出するとともに、送
出制御部２８から伝送されてきたアドレスを該アドレス
列の酷後尾に格納し、これにより格納されているアドレ
スの数を確保しつつアドレス列を更新する。

データメモリ３４は第６図のデータバスインタフェース
部１１からパケットを入力し、このパケットを使用可能
ポインタバッファ３１より出き込みパケットポインタ３
２を介して指定されたアドレスに潟き込む。また、デー
タメモリ３４は送出制御１０部２８よりパケットポイン
タ３３を介して指定されたアドレスのパケットを読み出
し、このパケットを第６図の回線インタフェース部１６
に送出する。

パケット分配部２１はデータメモリ３４に入力されたパ
ケットと同一のパケットに含まれるヘッダ口（第５図に
示す）によって示される優先度情報を識別し、この優先
度情報に基づいて先頭の各バッファ基本ユニット２２−
１．２２−２．・・・２２−ｎのうちのいずれかを選択
する。そして、パケット分配部２１はデータメモリ３４
に指定されたアドレスと同一のアドレスを使用可能ポイ
ンタバッファ３１より入力し、このアドレスを前記選択
した先頭のバス基本ユニットに送出する。例えば優先度
情報としてクラス１，２．・・・、ｎがあり、これらの
クラス１，２．・・・、ｎが各バッファ基本ユニット２
２−１．２２−２．・・・　２２−ｎにそれぞれ対応し
ているとすると、クラス１の優先度情報を含むパケット
がデータメモリ３４の所定アドレスに害き込まれたとき
には該アドレスが優先度クラス１に対応するバッフ７Ｍ
本ユニット２２−１に伝送され、クラス２の優先度情報
を含むパケットがデータメモリ３４の所定アドレスに害
き込まれたときには該アドレスが優先度クラス２に対応
するバッファ基本ユニット２２−２に伝送され、同様に
クラスｎの優先度情報を含むパケットがデータメモリ３
４の所定アドレスに出き込まれたときには該アドレスが
優先度クラスｎに対応するバッファ基本ユニット２２−
ｎに伝送される。このような処理はデータメモリ３４に
パケットが記憶される毎に行われる。この際、第１列の
各バッファ基本ユニット２２−１〜２７−１においては
占有されていない最後段の基本ユニットまでアドレスが
基本ユニット上を移動していく。また、第２列の各バッ
ファ基本ユニット２２−２〜２７−２においては占有さ
れていない最後段の基本ユニットまでアドレスが基本ユ
ニット上を移動していく。同様に、第ｎ列の各バッファ
基本ユニット２２−ｎ〜２７−ｎにおいては占有されて
いない最後段の基本ユニットまでアドレスが基本ユニッ
ト上を移動していく。このため、第１列の各バッファ基
本ユニット２２−１〜２７−１には優先度クラス１に属
する各パケットのアドレスが順次記憶され、このアドレ
ス列は優先度クラス１のパケット待ち行列に対応してい
る。また、第２列の各バッファ基本ユニット２２−２〜
２７−２には優先度クラス２に属する各パケットのアド
レスが順次記憶され、このアドレス列は優先度クラス２
のパケット待ち行列に対応している。同様に、第ｎ列の
各バッファ基本ユニット２２−ｎ〜２７−ｎには優先度
クラスｎ＆：ｆｉする各パケットのアドレスが順次記憶
され、このアドレス列は優先度クラスｎのパケット待ち
行列に対応している。

送出制御部２８は最後尾の各バッファ基本ユニット２７
−１．２７−２．・・・、２７−ｎのうちのいずれかよ
り即時に伝送されるべきパケットのアドレスを読み出し
、このアドレスを送出する。このアドレスは読み出しパ
ケットポインタ３３を介してデータメモリ３４に指定さ
れ、このアドレスのパケットがデータメモリ３４より送
出される。

また、このアドレスはバッファ基本ユニットより読み出
されたときに使用済みのもの、つまりデータメモリ３４
内の送出済みのパケットの部位を示すアドレスとなり、
使用可能ポインタバッファ３１内のアドレス列のＭｅ尾
に付は加えられる。

したがって、使用可能ポインタバッファ３１内には未使
用の複数アドレスからなるアドレス列が形成され、デー
タメモリ３４にパケットが入力される毎に前記アドレス
列の先頭アドレスをデータメモリ３４およびパケット分
配部２１にそれぞれ送出する。そして、前記パケットは
データメモリ３４における前記アドレスに記憶され、ま
た該アドレスは該パケットの優先度情報によって示され
る優先度クラスに対応するバッファ基本ユニットへパケ
ット分配部２１を通じて伝送される。これにより、第１
列の各バッファ基本ユニット２２−１〜２７−１には優
先度クラス１のパケット持ち行列に対応するアドレス列
が記憶され、また第２列の各バッファ基本ユニット２２
−２〜２７−２には優先度クラス２のパケット待ち行列
に対応するアドレス列が記憶され、同様に第ｎ列の各バ
ッファ基本ユニット２２−ｎ〜２７−ｎには唖先度りラ
スｎのパケット待ち行列に対応するアドレス列が記憶さ
れる。さらに、送出制御部２８は最後尾の各バッファ基
本ユニット２７−１．２７−２゜・・・、２７−ｎのう
ちのいずれかよりアドレスを読み出し、このアドレスを
使用可能ポインタバッファ３１、およびパケットポイン
タ３３を介してデータメモリ３４に送出する。この結果
、データメモリ３４からは各優先度クラス１〜ｎのパケ
ット待ち行列のうちのいずれかのパケット待ち行列の先
頭パケットが送出されることとなる。

第２図は前記各バッフフッ基本ユニットのＭ４或を示し
ており、第ｉ列の各バッファ基本ユニットにおけるに一
１１目のバッファ基本ユニット、ｋ番目のバッファ基本
ユニット、ｋ千１番目のバッフ１基本ユニットを例示し
ている。

これらのバッファ基本ユニットはカウンタ４１、レジス
タ４２およびリップルシフトコントローラ４３をそれぞ
れ備えている。カウンタ４１はクロック発生部２９（第
１図に示す）からのクロック信号を入力しており、この
クロック信号を計数している。レジスタ４２はパケット
分配部２（第１図に示す）から順次シフトされてきたア
ドレスを記憶している。リップルシフトコントローラ４
３はカウンタ４１およびレジスタ４２を制御しており、
送出制御部２８（第１図に示す）から次段の“リップル
シフトコントローラ４３を介してシフトライト信号を入
力すると、カウンタ４１に内示されている計数値を次段
のカウンタ４１ヘシフトするとともに、レジスタ４２に
内示されているアドレスを次段のレジスタ４２ヘシフト
する。

送出側曲部２８はＲ後尾のバッファ基本ユニットにおけ
るレジスタ４２からアドレスを読み出すときか、または
パケット分配部２１から各リップルシフトコントローラ
４３を介してリクエスト信号を入力したときにシフトラ
イト信号を送出する。

パケット分配部２１は先頭のバッファ基本ユニットにお
けるレジスタ４２にアドレスを送出するときに、リクエ
スト信号を該バッフ７−基本ユニットのリップルシフト
コントローラ４３に送出する。

これにより、第ｉ列の各バッファ基本ユニットにおける
それぞれのレジスタ４２には優先度クラス；のパケット
待ち行列に対応するアドレス列のそれぞれのアドレスが
格納されることとなる。

一方、第ｉ列の先頭バッファ基本ユニットのカウンタ４
１はパケット分配部２１からのアドレスが該バッファ基
本ユニットのレジスタ４２に格納されたときに、これま
での計数値を初期化して計数を開始する。そして、この
計数値はアドレスが次段のレジスタ４２へとシフトされ
る度に次段のカウンタ４１へとシフトされ、また該計数
値についての計数がそれぞれのカウンタにて続行される
。

このため、最後尾のバッフフッ基本ユニットのカウンタ
４１は該バッファ基本ユニットのレジスタ４２内のアド
レスの滞留時間に対応する計数値を内示している。

ところで、第１図に示した第１列の各バッファ基本ユニ
ット〜第ｎ列の各バッファ基本ユニットにはそれぞれの
列毎に、つまり優先度クラス別にそれぞれ異なる周波数
のクロック信号がクロック発生部２９より加えられてい
る。例えば第１列の各バッファ基本ユニット２２−１〜
２７−１０カウンタ４１には優先度クラス１に対応する
周波数ｆｌのクロック信号が加えられ、また第２列の各
バッファ基本ユニット２２−２〜２７−２のカウンタ４
１には優先度クラス２に対応する周波数ｆ２のクロック
信号が加えられ、同様に第ｎ列の各バッファ基本ユニッ
ト２２−ｎ〜２７−ｎのカウンタ４１には優先度クラス
ｎに対応する周波数ｆｎのクロック信号が加えられる。

ここで、第１列の最後尾のバッフ７７　ｕ本ユニット２
７−１におけるレジスタ４２内のアドレスの滞留時間積
算値をＤ′１とし、この滞留時間積算ｆｎＤ′１につい
ての積算間隔を示す時間単位Ｔ１を１７ｆ１とすると、
該バッファ基本ユニット２７−１におけるカウンタ４１
内の計数値は滞留時間積算値Ｄ′１である。また、第２
列の最後尾のバッファ基本ユニット２７−２におけるレ
ジスタ４２内のアドレスの滞留時間積算値をＤ’２とし
、この滞留時間積ｑ値り’２についての槓ｐ間隔を示す
時間単位Ｔｉを１／ｆ２とすと、該バッファ基本ユニッ
ト２７−２におけるカウンタ４１内の計数値は滞留時間
検算値Ｄ’２である。同様に、第ｎ列の最後尾のバッフ
ァ基本ユニット２７−ｎにおけるレジスタ４２内のアド
レスの滞留時間積算値をＤ′ｎとし、この滞留時間検算
値Ｄ′ｎについての積算間隔を示す時間単位Ｔｎを１／
ｆｎとすると、該バッファ基本ユニット２７−ｎにおけ
るカウンタ４１内の計数値は滞留時間Ｖ′４鋒値Ｄ′り
である。

さらに、浸先度りラスｉ−１に属する第ｉ−１列の各バ
ッファ基本ユニットで計数時に用いられる時間単位Ｔｉ
−１と、優先度クラスｉに属する第ｉ列の各バッフ？基
本ユニットで計時に用いられる時間単位ＴｉとをＴｉ−
１＜Ｔｉの関係に予め設定しておく。この場合、送出制
御部２８は最後尾の各バッファ基本ユニット２７−１．
２７−２゜・・・、２７−ｎにおけるそれぞれのカウン
タ４１内の各滞留時間ｖＪ算値Ｄり１〜Ｄ’２のうちの
最大の滞留時間ｇｉ算値を選択する。このための比較演
粋を次式（２）に示す。

Ｄ’　　ｎ　　）　　・・・　（２） そして、送出制御部２８は選択した滞留時間積算値を内
示しているカウンタ４１を有する最後尾のバッファ基本
ユニット内のレジスタ４２からアドレスを読出し、この
アドレス使用可能ポインタバッファ３１、およびパケッ
トポインタ３３を介してデータメモリ３４に送出する。

データメモリ３４は指定されたアドレスのパケットを回
線インタフェース部１６（第６図に示す）に伝送する。

したがって、優先度クラスｉよりも母先度りラスｉ−１
の方が優先度は高く、第ｉ列の各バッフ？基本ユニット
に格納されているアドレス列の先頭アドレスよりも第ｉ
−１列の各バッフフッ基本ユニットに格納されているア
ドレス列の先頭アドレスの方が優先的にデータメモリ３
４に指示さる。

すなわち、優先度クラスｉに属するパケット待ち行列の
先頭パケットよりも優先度クラスミー１に属するパケッ
ト待ち行列の先頭パケットの方が優先度が高く、データ
メモリ３４から送出されるまでの待ち時間は優先度の高
いパケットの方が短いこととなる。

なお、従来例の前記（１）式における重み係数Ｗｊと、
本実施例の前記（２）式における時間ｉ１位Ｔｊとは次
式（３）に示すような関係となる。

このように本実施例では各優先度クラス１〜ｎのパケッ
トをそれぞれ入力すると、これらのパケットの各滞留時
間ｇｉ算値Ｄり１〜Ｄ′ｎを各の先度クラス別の周期で
それぞれ計数し、これらの滞留時間積算値Ｄ′１〜Ｄｌ
　ｎのうちの最大値を選択し、選択された滞留時間積算
値のパケットを優先して送出するようにしている。この
ため、各滞留時間積算値Ｄ′１〜Ｄ’　ｎについての比
較演篩を行うだけで、０先されるパケットを選択するこ
とができ、高速化処理が可能となる。さらに、カウンタ
を縦続にＦＩＦＯ形式で接続するという簡単な構造であ
るため、集積化を図ることが容易である。

〔発明の効果］ 以上説明したように本発明によれば、各優先度クラスに
属する各パケットの滞留時間積算値を該各侵先度りラス
別の周期でそれぞれ計数し、これらの滞留時間検算値を
比較洟輝するだけで０先されるパケットを選択すること
ができ、またカウンタを縦続にＦＩＦＯ形式で接続する
という簡単な構造であるため、高速化処理および集積化
が図れるという利点がある。

【図面の簡単な説明】

第１図は本発明に係るパケット通信Ｖ装置の一実施例を
示すブロック図、第２図は第１図に示した実施例におけ
るバッファ基本ユニットの構成を示すブロック図、第３
図はパケット通信を行うためのネットワークの一例を示
すブロック図、第４図は第３図に示されているパケット
交換機の構成を示すブロック図、第５図はパケットの構
成を示す図、第６図は第４図に示されているラインイン
タフェースの従来例を示すブロック図、第７図は第６図
に示したラインインタフェースの要部を示すブロック図
である。 ２１・・・パケット分配部、２２−１〜２７−１゜２２
−２〜２７−２．２２−ｎ〜２７−ｎ・・・バッファ基
本ユニット、２８・・・送出制御部、２９・・・クロッ
ク発生部、３１・・・使用可Ｏヒポインタ、３２・・・
書き込みパケットポインタ、３３・・・読み出しパケッ
トポインタ、３４・・・データメモリ、４１・・・カウ
ンタ、４２・・・レジスタ、４３・・・リップルシフト
コントローラ。 第４図 第５図

Claims (2)

【特許請求の範囲】
1. （１）所定情報単位のパケットを順次入力し、前記パケ
   ットをパケット待ち行列に配列し、前記パケット待ち行
   列のそれぞれのパケットのうちのいずれかを選択し、選
   択されたパケットを順次送出するパケット通信装置にお
   いて、 前記パケット待ち行列に前記パケットが配列される毎に
   計時を開始し、該パケット待ち行列のそれぞれのパケッ
   トについての各滞留時間を記憶する計時手段と、 前記パケット待ち行列のパケットについての滞留時間に
   基づいて送出されるパケットを選択する選択手段と を備えたことを特徴とするパケット通信装置。
2. （２）複数のパケット待ち行列と、 これらのパケット待ち行列に対応してそれぞれ異なる周
   期の信号を発生する信号発生手段とを備え、 計時手段は前記パケット待ち行列にパケットが配列され
   ると、該パケット待ち行列に対応する前記周期の信号に
   同期して該パケットについての計数を開始して計数値を
   求め、 選択手段は前記各パケット待ち行列内のそれぞれのパケ
   ットについての前記各計数値を比較し、最大の計数値を
   有するパケットを選択することを特徴とする請求項（１
   ）記載のパケット通信装置。