JPH0337891A - ダイナミツク型半導体記憶装置のリフレツシユ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ダイナミック型半導体記憶装置におけるリ
フレッシュ回路に関するものである。

〔従来の技術〕

第３図は従来例のディス）　ＩＪビューテソド型のリフ
レッシュ回路のブロック図を示す。図において、ＣＬＫ
はクロンク信号線で、リフレッシュタイマ（１）は、ク
ロンク信号線ＣＬＫからクロンク信号を入力して一定時
間間隔おきにパルスを作り出す。（２）はＳ−Ｒフリン
グフロンプ、ＲＱはリクエスト信号線、ＡＣＫはアクノ
リッジ信号線であり、バスアービタ（３）は、リクエス
ト信号ｉＲＱからのリクエスト信号、あるいは外部デバ
イス（ＣＰＵなど）からのリクエスト信号を受けて、バ
ス権を調停しいずれかのデバイスにアクノリンジ信号を
出力することによって、そのデバイスにメモリセルへの
アクセス権を与える。（５）はアドレスバスで、リフレ
ッシュアドレスカウンタ（４）は、リフレッシュしよう
としているメモリのワード線のアドレスを示し、その内
容はアドレスバス（５）に送られ、順次その値を更新し
ていく。ＲＥＦはリフレッシュパルス信号線で、アクノ
リッジ信号＠ＡＣＫからアクノリンジ信号を受けた制御
回路（６）は、リフレフ　シュハ＃スｆｆｉ号！ＲＥＦ
にリフレッシュパルスを出力し、遅延回路（７）を通し
てＳ−Ｒフリップフロップ（２）をリセットする信号が
出力される。

ダイナミック型半導体記憶装置では、そのメモリセルｆ
こコンデンサを用いているので、それｌこある一定の時
間間隔で充電してやらないと、リーク電流によって放電
し、記憶が失われてしまう。それを防ぐためにリフレッ
シュが行なわれる。コンデンサに蓄えられた電荷が放電
してしまう時間内にすべてのメモリセルを充電すること
を繰り返し行なう必要がある。

デイストリビューテンド型のリフレッシュ地路を偏え１
こメモリでは、コンデンサに蓄エラれり電荷が放電して
しまう時間をＴ、リフレッシュすベキ総メモリセル数を
Ｎ、−回にリフレッシュできるメモリセル数をＭとすれ
ばＴＭ／Ｎ以下の時間間隔でリフレッシュを要求するリ
クエスト信号をバスアービタｌこ出力する。すなわち、
コンデンサーと蓄えられた電荷が放電してしまう時間Ｔ
の間（こりフレッシュを分散させて行なう。

第３図においてこの動作を説明する。リフレッシュタイ
マ（１）は、約ＴＭ／Ｎだけの時間間隔でパルスを発生
する・このパルスは５−Ｒ７１Ｊツフ７０ツブ（２）で
ランチされ、リクエスト信号をハスアービタ（３）に対
して出力する。バスアービタ（３）はこのリクエスト信
号に対して、外部からの要求がなければ、アクノリソジ
信号を送る。このアクノリンジ信号を受けて、制御回路
（６）は、リフレッシュアドレスカウンタ（４）に信号
を送り、リフレッシュアドレスカウンタ（４）は、アド
レスをアドレスバス（５）に出力する。また制御回路（
６）は、アドレスを確定するためのストローブ信号であ
るリフレッシュパルスを出力する。

そのｆｆ１ｓ−Ｒフリップフロップ（２）に、Ｓ−Ｒフ
リップフロップ（２）をリセットする信号が遅延回路（
７）を通して送られる。この動作が時間Ｔの間に最低で
もＮ／Ｍ回行なわれ、全てのメモリセルのリフレッシュ
を完了する。以上の動作を繰り返す。このときのタイミ
ング図で第４図に示す。

次にもう一つの従来例であるバースト型のリフレッシュ
回路０ブロンク図を第５図に示す。図において、（８）
はリフレッシュ要求停止カウンタであり、その他の記号
は第３図と同じである。リフレッシュ要求停止カラ／り
（８）は、制御回路（６）から出力サレるリフレッシュ
パルスをカウントしその内容が０になると、Ｓ−Ｒフリ
ップフロップ（２）ラリセットする信号を出力する。カ
ラ／りの内容の最大値はＮ７Ｍである。カウンタの内容
がＮ７Ｍでサラにカウントすると内容は０になる。

バースト型のリフレッシュ回路を備えたメモリでは、コ
ンデンサに蓄えられり電荷が放電してしまう時間Ｔの間
の、ある一部の時間を使って連続的にす７レンシユを行
なう。ｒなわち、すべてのメモリセルを連続してリフレ
ッシュした後、コンデンサに蓄えられた電荷が放電して
しまう時間Ｔから全てのメモリセルをリフレッシュする
のに必要な８８ｒ、ａを差し引いた時間だけ待ち、また
全てのメモリセルを連続してリフレッシュするという動
作を繰り遍す。

第５図においてこの動作を説明する。リフレノシュタイ
マ（１）により発生されたパルスは、Ｓ−Ｒフリップフ
ロップ（２）でランチされ、リクエスト信号をバスア−
ビタ（３）に対して出力する。バスアービタ（３）はこ
のリクエスト信号に対して、アクノリンジ信号を送る。

このアクノリンジ信号を受けて、制御回路（６＋は、リ
フレッシュアドレスカウンタ（４）に信号を送り、す７
Ｖノシュアドレスカウンタは、アドレスをアドレスバス
（５）に出力する。また制御回路（６）は、リフレッシ
ュパルスを出カスる。このリフレッシュパルスを受ケて
、リフレンシュ要求停止力クンタ（８）の内容は】だけ
増える。制御回路（６）は、バスアーど夕（３）からア
クノリッジ信号を受けている間はりフレンシュアドレス
カウンタ（４）への信号とりフレンシュパルスを出力す
るので連続してリフレッシュが行なわれる。

以上の動作をＮ／Ｍ回繰り返し全てのメモリセルをリフ
レッシュすると、リフレッシュ要求停止カウンタ（８）
の内容が０になりＳ−Ｒフリンブフロノブ（２）をリセ
ソトする信号が送られる。するとバスアービタ（２）に
リクエスト信号が出力されなくなり、バス権を解放する
。時間Ｔからアドレスの転送に必要な時間を引いγこだ
けの時間が経過した後、タイマからりフレンンユ要求パ
ルスが出力される。

以上の動作を繰り返す。このときのタイミング図を第６
図に示す。

〔発明が解決しようとする課題〕

従来装置のデイストリビューテンド型のりフレンシュ回
路では、１回のリクエスト信号の出力で、１回のリフレ
ッシュしか行なわないので、バス権の調停がＮ／Ｍ回必
要でありその時間が多くかかつてしまう。また、バース
ト型のリフレッシュ回路では、反対ｆこすべてのメモリ
セルのリフレッシュを１度に行なうため、ＣＰＵなとの
外部のバス権を要求するデバイスがバスを使用できない
時間が非常に長くなってしまう。このように従来例のり
フレソシュ回路では、バスの使用に際して時間的な不能
率が生じる。

この発明は以上のような問題点を解決するためになされ
たもので、この発明に関するリフレッシュ回路でＣマ、
リクエストタイマの出力する１回のパルスで複数回のり
フレソシュを行なうことによって、バス権の変更ｆこ要
する時間を減らし、またリフレッシュが続けて長い時間
行なわれることがないようにすることを目的とする。

〔課題を解決するための手段〕

バス権の獲得を要求するリクエスト信号を一定時間間隔
で出力するためのパルスを発生するりフレンシュタイマ
と、 リフレッシュを行なうメモリセルの行アドレスを示すリ
フレッシュアドレスカウンタと、バスの使用を許可する
アクノリッジ信号をバスアービタから受けると、前記リ
フレッシュアドレスカウンタの内容をアドレスバスに出
力しその内容を（新するための信号と、リフレッシュ動
作を行なうタイミングを示すためのりフレソシュパルス
を出力する第１の制御回路を備えたダイナミック型半導
体記憶装置のりフレンシュ回路において。

さらに、外部からある特定の値を設定できる第２の制御
回路と、 前記第１の制御回路の出力する前記リフレッシュパルス
をカウントし、その内容が前記第２の制御回路に設定し
た前記特定の値になると、前記第２の制御回路によって
前記リクエスト信号を停止させる信号を出力するリフレ
ッシュ要求停止カウンタとを備えたものである。

〔作用〕

この発明ｆこ関する９７７７７１回路においては、リフ
レッシュタイマの出力するパルスによってリクエスト信
号を出力し、その結果送られてきたアクノリッジ信号を
受けると、第１の制御回路は、アクノリッジ信号を入力
している間、アドレスカウンタにアドレスを転送させる
信号、及びリフレッシュパルスを出力し続ける０リフレ
ツシユ要求停止カウンタはリフレッシュパルスをカウン
トし、該カラ／りの内容がある設定した値になると、第
２の制御回路によって、該カウンタはバスアービタへの
リクエスト信号の出力を停止させる信号を出力する。以
上の動作を繰り返すことによっである設定した値の回数
だけのリフレッシュが行なわれる。すなわち、１回のア
クノリッジ信号の入力で、複数回のリフレッシュを連続
して実行する。

〔発明の実施例〕

この発明１こ関するリフレッシュ回路のブロック図を第
１図に示す。図において、（９）は第２の制御回路であ
り、リフレッシュ要求停止カウンタ（８）の内容がある
設定された値になると、該カウンタの内容を０にするた
めの信号を該カウンタに出力する。その他の信号は第５
図と同じである。

この実施例のリフレッシュ回路の動作を第１図において
説明する。コンデンサに蓄えられた電荷が放電してしま
う時間をＴ、リフレッシュすべき総メモリセル数をＮ、
１回にリフレッシュできるメモリセル数をＭ、第２の制
御回路がリフレッシュ要求停止カウンタがＬ！どなると
該カウンタの内容を０にするための信号を出力すると、
リフレッシュパルスが発生するパルスの時間間隔は、約
Ｔ　ＭＬ／Ｎである。このリフレッシュパルスを受けて
、リフレッシュ要求停止カウンタ（８）の内容は１だけ
増える。第１の制御回路（６）は、バスアービタ（３）
からアクノリンジ信号を受けている間はリフレッシュア
ドレスカウンタ（４１への信号トリフレッシュパルスを
出力するので連続してリフレッシュが行なわれる。以上
の動作をＬ回繰り返すと第２の制御回路（９）がリフレ
ッシュ要求停止カウンタ（８）の内容をＯｆこする。す
るとＳ−Ｒクリップフロップ（２）ラリセントする信号
が送られバスアービタ（３）に信号が送６れなくなりバ
ス権を解放する。Ｓ−Ｒフリソブフロノ７’ｔ２Ｈこ次
のりフレツ７ユパルスカ送うれると以上の動作を繰り返
す。リフレッシュパルスの時間間隔をＴＭＬ／Ｎ以下に
しておけば、時間１以内にすべてのメモリセルのリフレ
ッシユヲ行すうことができる。このときのタイミング図
ヲ第２図（こ示す。

バスイなの変眺σ）回数はＮ、／（ＭＬ）回であり、従
来例のデイストリビューテンド型のＭ／Ｎ回よりは少な
い。また、従来例のパース）Ｑではすべて両メモリセル
がリフレッシュされる時間続けて行なわれたが、この実
施例ではＬ回のリフレッシュが行なわれる時間だけの間
しか続けてリフレッシュが行なわれない。回数Ｌ５：適
当ｆこ設定することに未り５時間的（こ効率よくリフレ
ノシュを行なうことが可能である。

〔発明の効果〕

この発明ｌこ関するダイナミンク型半道体記憶装置のリ
フレッシュ回路ｆこまり、時間的（こ効率よくリフレッ
シュを行なうことができる。

【図面の簡単な説明】

第１図はこの発明の実施例のりフレンシュ回路のフロッ
ク図、第２図はこの発明の実施例のりフレンシュ回路の
タイミング図、第３図は従来例のデイストリビューテン
ド型リフレッシュ回路のブロック図、第４図は従来例の
ディス）　Ｉ）ビューテンド型リフレッシュ回路のタイ
ミング図、第５図は従来例のバースト型９７７７７１回
路のフロック図、第６図は従来例のバースト型リフレッ
シュ回路のタイミング図である。 図において、　（１）はりアレンシュタイマ１３）ｉ２
バスアービタ、（４）はリフレッシュアドレスカウンタ
、（５）はアドレスバス、（６）は第１の制御回路、（
８）はリフレッシュ要求停止カウンタ、（９）は第２の
制御回路である。 なお、図中、同一符号は同一、または相当部分を示す。

Claims (1)

1. 【特許請求の範囲】 バス権の獲得を要求するリクエスト信号を一定時間間隔
   で出力するためのパルスを発生するリフレッシュタイマ
   と、 リフレッシュを行なうメモリセルの行アドレスを示すリ
   フレッシユアドレスカウンタと、 バスの使用を許可するアクノリッジ信号をバスアービタ
   から受けると、前記リフレッシュアドレスカウンタの内
   容をアドレスバスに出力しその内容を更新するための信
   号と、リフレッシュ動作を行なうタイミングを示すため
   のリフレッシュパルスを出力する第１の制御回路を備え
   たダイナミック型半導体記憶装置のリフレッシュ回路に
   おいて、外部からある特定の値を設定できる第２の制御
   回路と、 前記第１の制御回路の出力する前記リフレッシュパルス
   をカウントし、その内容が前記第２の制御回路に設定し
   た前記特定の値になると、前記第２の制御回路によつて
   前記リクエスト信号を停止させる信号を出力するリフレ
   ッシュ要求停止カウンタとを備えたことを特徴とするダ
   イナミック型半導体記憶装置のリフレッシュ回路。