JPH0664563B2 - データ処理リソースへのアクセスを割当てる方法およびそのためのアービトレイタ - Google Patents

データ処理リソースへのアクセスを割当てる方法およびそのためのアービトレイタ

Info

Publication number
JPH0664563B2
JPH0664563B2 JP61226373A JP22637386A JPH0664563B2 JP H0664563 B2 JPH0664563 B2 JP H0664563B2 JP 61226373 A JP61226373 A JP 61226373A JP 22637386 A JP22637386 A JP 22637386A JP H0664563 B2 JPH0664563 B2 JP H0664563B2
Authority
JP
Japan
Prior art keywords
data processing
arbitrator
access
processing device
resource
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61226373A
Other languages
English (en)
Other versions
JPS6289159A (ja
Inventor
ジエームズ・ジヤンズ・ルードマン
アンドレアス・ベクトルスハイム
Original Assignee
サン・マイクロシステムズ・インコ−ポレ−テツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サン・マイクロシステムズ・インコ−ポレ−テツド filed Critical サン・マイクロシステムズ・インコ−ポレ−テツド
Publication of JPS6289159A publication Critical patent/JPS6289159A/ja
Publication of JPH0664563B2 publication Critical patent/JPH0664563B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Multi Processors (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、共通のデータ処理リソースへの複数のデータ
処理デイバイスのアクセスを仲裁（arbitrate）する方
法および装置に関し、更に詳細には、本発明は特定の挙
動を示すデバイスのため、他のデータ処理デバイスを締
め出すアービトレイタ（arbitrator）に関する。
〔発明の背景〕
コンピユータ産業において、複数の例えばコンピユータ
のようなデータ処理デバイス（エージエントと呼ぶ）と
様々なデータ処理リソース（たとえば、システム・バ
ス、プリンタ、メモリ等）との間で、データや指令を転
送することは極めて一般的なことである。また、混乱を
避けるため、共通のリソースへのエージエントによるア
クセスを順序正しく割当てるのに、いくつかの仲裁器
（arbitration means）を用いなければならない。たと
えば、あるエージエントはバスに沿つてメツセージおよ
びデータ・パケツトまたはその一方を他のエージエント
に伝送する一方、別のエージエントは別のデータ処理動
作を実行するためバス・アクセスを同時に必要とする場
合がある。バス・アービトレイタは、どのエージエント
がバスへのアクセスを許され、またバス・アクセスを待
つている他のエージエントが利用権をどのような順序で
得るかを決定する。
これまで、アービトレイタ乃至仲裁システムは、様々な
所定の優先順位階層構造を用いて、アクセスを割当てて
いた。たとえば、あるアービトレイタでは、エージエン
トからリクエストを受信する順序に直接的に関連させて
アクセスを許すシステムを用いている。また、他のシス
テムでは、アクセス用の優先順位レベルを用い、各エー
ジエントに特定の優先順位値を割当てている。一般に、
現在あるアービトレイタは、「公平」なレベルの実現を
試みていて、どのエージエントもリソースを支配できず
低い優先順位レベルを有する他のエージエントに不利で
ないようにするものである。
また、現在ある仲裁（アービトレイシヨン）システム
は、エージエントが比較的長いメツセージを伝送する
か、または時々アクセスを必要とするだけの場合には、
一般によく機能している。しかし、あるエージエントか
ら他のエージエントへの反復性で順次性の高速バースト
伝送が行なわれるような場合、伝送間であるエージエン
トから他のエージエントへリソース利用権を転送する
際、比較的長い時間がかかつていた。後述するように、
本発明は、他のエージエントによるアクセスを締め出す
能力を有し、それにより最近の伝送技術に基づいて単一
または選択されたエージエントだけがリソースの利用権
を得ることができるような、仲裁システムを提供する。
本発明を用いることにより、バースト伝送間のリソース
利用権を再割当てするのに必要な時間が省けるので、高
速データ処理デバイスは複数のバースト伝送に関してよ
り高いレベルの性能を実現することができる。
〔発明の概要〕
本発明は、複数のデータ処理デバイス（エージエント）
に接続した共通のリソース（たとえば、バス、メモリ
等）へのアクセスを割当てるのに使用される改良された
アービトレイタを提供する。アービトレイタは、リソー
スと各データ処理デバイス間に接続され、所定の優先順
位階層構造にしたがつてリソースをアクセスするよう各
エージエントを選択的にエネーブルする。好ましい実施
例では、アービトレイタは、リソースへのアクセスを望
んでいるエージエントにより伝送されたリクエスト信号
を受信し、「早い順に処理する（first come first ser
vice）」の原則に基づいて利用権を割当てる。他の階層
構造としては、重み付け優先順位または他の系列にした
がつてアービトレイタがアクセスを割当てるようにでき
る。アービトレイタは、利用権を得たエージエントによ
り伝送されたリクエスト信号との間に所定期間を設定す
るタイミング回路を含んでいる。アービトレイタはその
所定期間中にエージエントからの複数のアクセス・リク
エストを検出した場合、ロツク状態になる。ロツク状態
は、利用権を得ていて、その所定期間中に複数のリクエ
スト信号を伝送したエージエントへ、または１つ以上の
エージエントの選択されたグループへ排他アクセス権を
与える。このロツク状態は、エネーブルされたエージエ
ントがその所定期間中に複数のリクエスト信号の伝送を
止めるまで、１つまたは複数の選択されたエージエント
がアクセス権を得るのを阻止する。ロツク状態のこの作
用はバースト形式で他のエージエントよりも速くデータ
を伝送するエージエントに連続的または増強されたリソ
ース・アクセス権を与えることである。好ましい実施例
では、アービトレイタは、伝送中のエージエントがその
所定期間中に複数のリクエスト信号を伝送しなくなるま
で、または所定の時間「Ｔ」が経過するまで、ロツク状
態を保持している。その後、ロツク状態のデアサーシヨ
ン（deassertion）により、全ての他のエージエント
は、アービトレイタにリクエスト信号を発生して、リソ
ースへのアクセスを得る機会を得ることができる。
〔実施例〕
以下、添付の図面に基づいて本発明の実施例について説
明する。
本発明は、複数のデータ処理デバイス（エージエントと
呼ぶ）に接続した共通のデータ処理リソースへのアクセ
スを割当てるアービトレイタ（arbitrator）を開示して
いる。以下の説明において、特定の数、時間、信号、ア
ーキテクチヤ等は、本発明の理解を助けるためのもので
あり、本発明はこれら詳細な記載に限定されないことは
当業者には明白であろう。また、周知の回路やデバイス
については、本発明を不必要に不明瞭なものとしないよ
うブロツクで示している。
第１図に示された好ましい実施例は、バス１０を含み、
このバスには複数のデータ処理デバイス（エージエン
ト）＃Ａ〜＃Ｎが設けられている。周知のように、デー
タ処理エージエントは、複数のアドレス、データ、スト
ローブ、および他のラインから成るバス１０を介して互
いに連絡している。後述するように、データ処理リソー
ス、たとえばメモリ１６および拡張メモリ１８は、アー
ビトレイタ２０を介してバス１０に接続したエージエン
トによりアクセスされる。
さらに、後述するように、入力／出力処理ユニツトたと
えばローカル・エリヤ・ネツトワーク・インターフエイ
ス２８のほか、中央処理装置（CPU）２５は、アービト
レイタ２０を介してデータ処理リソース、たとえばメモ
リ１６および拡張メモリ１８をアクセスする。なお、本
発明は、第１図に示されているアーキテクチヤについて
説明されるが、本発明は様々なデータ処理の用途におい
ても使用できることは、当業者には明白であろう。たと
えば、本発明の技術は、複数のエージエントがアービト
レイタ２０に接続して、他のデータ処理リソース、たと
えばローカル・エリヤ・ネツトワークまたはバスへのア
クセスを得るような場合にも使用できる。
第４図において、エージエント、たとえばバス１０に接
続したデータ処理デバイス＃Ａがデータ処理リソース、
たとえばメモリ１６をアクセスしたい場合、エージエン
トはアービトレイタ２０にリクエスト信号を伝送する。
アービトレイタ２０は、所定の階層構造に基づいてデー
タ処理リソース、たとえばメモリ１６へのアクセスを選
択的に行なう。この実施例では、アービトレイタ２０
は、複数のリクエストが同時に到着した場合の優先順位
決定が必要でない限り、最初に受信されたリクエストの
エージエントがメモリ１６または拡張メモリ１８へのア
クセスを与えられるように、複数レベルの優先順位決定
基準に基づいて共通のリソースへのアクセスを行なう。
第４図に示すように、リクエスト信号（AREQ）を受信す
ると、アービトレイタ２０はエネーブル指令（AENABL
E）を生じ、それによりリクエストしているエージエン
ト＃Ａに、ローカル・リソースへのアクセスを与える。
第１エージエントがリソースへのアクセスを得た後で、
データ処理デバイス＃Ｂは、アクセスのためアービトレ
イタ２０にリクエストを発生する。エージエント＃Ａに
よるデータ転送動作が終了すると、アービトレイタ２０
はリソースへのアクセスを終了し、かつエージエント＃
Ｂにエネーブル信号（BENABLE）を供給し、その後、エ
ージエント＃Ｂはリソース利用権を得る。エージエント
＃Ｂによるデータ伝送動作が終了すると、エージエント
＃Ｂがリソースの利用権を放棄し、この実施例ではその
後再びエージエント＃Ａに戻されるように、アービトレ
イタ２０はBENABLE信号をデアサート（deassert）す
る。現在の電子装置の性質上、エージエント間での利用
権のやりとりにかなりの時間がかかつてしまうことがあ
る。
第４図の例において、エージエント＃Ａは、その前のデ
ータ動作の終了の直後にリクエスト信号をリアサート
（reassert）しても、エージエント＃Ｂがリソースの使
用を完了するまで、リソースの利用権を得ることができ
ない。この例では、メモリ１６のようなデータ処理リソ
ースへのアクセスを要求するエージエントが、リニア・
シーケンシヤル手法で、利用権を得る。しかし、エージ
エントがリソースへのさらに別のアクセスを要求しかつ
バースト形式で送つている場合、高速データ処理デバイ
スは、リソースの利用権を取り戻すには、エージエント
＃Ｂのデータ転送動作が完了するまで待機しなければな
らないので、第４図に示したリソース割当て構成は、非
能率的であることがわかる。エージエント＃Ａのリクエ
ストのリアサーシヨンとリソース利用権の再獲得との間
の期間は、高速データ処理デバイスが、アクセスを待つ
ているアイドル状態に保持されているオーバヘツド時間
を表わしている。また、エージエント＃Ａから＃Ｂへ、
そして＃Ａへ戻るやりとり（第４図）において、さらに
別の時間が費やされる。
第２図に関し、アービトレイタ２０の基本アーキテクチ
ヤと動作について詳述する。この実施例では、バス１０
は、アドレス・ストローブ・ラインおよびデータ・スト
ローブラインの他、３２本のアドレス・ラインを含んで
いる。アドレス・ライン３０は、アービトレイタ２０と
ANDゲート３６に接続している。アドレス・ストローブ
・ラインとデータ・ストローブ・ラインも、ANDゲート
３６に接続している。アドレスは、バス１０に接続した
エージエントにより供給され、かつアドレス・ストロー
ブ・ラインまたはデータ・ストローブ・ラインのいずれ
かが真のままであるならば、バス・リクエスト信号４０
はANDゲート３６からアービトレイタ回路４２に出力さ
れる。同様に、他のエージエント、たとえばCPU２５、
ネツトワーク・インターフエイス２８またはリフレツシ
ユ・リクエスト信号３０は、（ダイナミツクRAMメモリ
１６および１８またはその一方をリフレツシユするた
め）バス・リクエスト信号をアービトレイタ回路４２に
供給する。後述するように、アービトレイタ回路４２
は、選択されたデバイスにエネーブル信号を送ることに
より、リクエストしているエージエントの１つを選択的
にエネーブルし、他の必要なエネーブル信号を供給し
て、共通のリソースへのアクセスを可能とする。アービ
トレイタ回路４２は、論理回路４６を含んでいる。この
回路４６は、所定の階層構造に基づいて、共通のリソー
ス（たとえばメモリ１６）へのアクセスを割当てる。特
定の用途においては、論理回路４６は、アービトレイタ
２０に接続した様々なエージエントに重み付けられた優
先順位を供給するか、または共通のリソースへのアクセ
スを割当てるため、優先順位化システムを設定すること
ができる。タイマ回路４８は、様々なエージエントによ
り伝送されたリクエスト信号の受信間にタイミング上の
所定期間を設定するため、論理回路４６に接続してい
る。これら所定の期間は、一般に“ウインドウ（windo
w）”と呼ばれ、その長さは本発明の特定の用途にした
がつて変化させることができる。この実施例では、タイ
マ回路４８は、アービトレイタ回路４２によるDTACK(da
ta transferacknowledge)信号の伝送で開始する所定の
期間を測定する。DTACKは前の周期が終了したことを表
わす。
第３図および第５図において、メモリ１６のアクセスを
試みる、バス１０に接続したデータ処理エージエント＃
Ａに関して、本発明の動作を説明する。第５図に示すよ
うに、エージエント＃Ａは、第５図に示すタイミング図
において参照番号６０で示されたリクエスト信号（ARE
Q）を発生する。エージエント＃Ａからのリクエスト信
号を受信すると、アービトレイタ２０は、エネーブル信
号６１と、転送が完了した場合にDTACK信号６２とを発
生する。エネーブルされたデバイス（たとえば、この実
施例ではエージエント＃Ａ）へのDTACK信号の送信と同
時に、タイマ回路４８は、前述した所定のウインドウ期
間の設定を開始する。この実施例では、ウインドウ期間
は、240ナノ秒の継続期間であるが、本発明の特定の用
途にしたがつて、ウインドウの長さは様々のものが使用
できる。エージエント＃Ａが一旦、アービトレイタ２０
からのエネーブル信号を受信すると、エージエントは、
リクエストされたリソース（たとえば、バス１０および
メモリ１６またはその一方）へのアクセスを与えられ、
かつそのデータ転送動作を完了する。ローカル・リソー
スに関するデータ動作を完了すると、アービトレイタ２
０はアクセスが完了したことを表わすDTACK信号をエー
ジエントに送り、エージエント＃Ａは第５図の番号６４
に示すようにリクエスト信号をデアサートする。リクエ
スト信号をデアサートした後、アービトレイタ２０は第
５図に６６で示すように、エネーブルされたデバイスに
対するＤＴＡＣＫ信号をデアサートする。ＤＴＡＣＫ信
号はデアサートされても、アービトレイタ回路４２中の
タイマ回路４８は前述したウインドウ期間を計数し続け
る。エージエント＃Ａがウインドウ期間中にアービトレ
イタ２０へリクエスト信号をリアサートしない場合、共
通のリソースへのアクセスは、一般にロツク状態のない
場合のように、動作順序に従つて他のエージエントに割
当てられる。しかし、第５図の場合、エージエント＃Ａ
は、ウインドウ期間中、番号６８で示すようにリクエス
ト信号をリアサートする。アービトレイタ回路４２は、
この期間においてエージエント＃Ａのリクエストのリア
サーシヨンを検知し、かつ他のエージエントによる共通
のリソースへのアクセスを論理回路４６が許すのを阻止
するロツク状態に入る。エージエント＃Ａによる次のア
クセスの完了時に、アービトレイタ４２はエージエント
＃Ａに別のDTACK信号を送り、またタイマ回路４８は、
アービトレタをロツク状態に保持しながら、他のウイン
ドウ期間のタイミングを開始する。本発明において使用
されるロツク状態により、第５図の実施例において、エ
ージエント＃Ａは自己のデータ伝送間で共通のリソース
（たとえばバス１０、メモリ１６等）への排他アクセス
を保持することができる。複数のウインドウ期間にわた
る、エージエント＃Ａによるリソースへの継続した排他
アクセスは、その前のデータ伝送動作の完了直後、第１
のエネーブルされたエージエントがデータ転送の継続に
備えている場合、エージエント間でのアクセスの転送に
費される時間を省く。
第５図に示すように、エージエント＃Ａの第２データ転
送動作の完了後、エージエントはそのリクエスト信号を
デアサートし（番号７０で示されている）、その結果DT
ACK信号のデアサーシヨンを生じる（番号７２で示され
ている）。しかしながら、図示された例では、エージエ
ント＃Ａは第２ウインドウ期間において第３リクエスト
７４をアサートする。リクエストのこのリアサーシヨン
は、エージエント＃Ａによる共通のリソースの第３アク
セス（番号７６で示されている）と、第３転送ウインド
ウの開始を生じる。リクエスト７４のリアサーシヨンは
ウインドウ期間中に起きたので、アービトレイタ回路４
２はロツク状態を保持し、それにより他のエージエント
がウインドウ期間の間でアクセスを得るのを阻止する。
図示のように、データ転送動作が完了すると、エージエ
ント＃Ａは、リクエスト信号７８をデアサートし、その
結果DTACK信号８０をデアサートする。しかし、図示の
例では、エージエント＃Ａは、第３ウインドウ期間中、
そのリクエストをリアサートせず、したがつてロツク状
態はデアサートされる。エージエント＃Ａは後にアクセ
スを要求するが、ロツク状態のデアサーシヨンによりア
クセスは、たとえばエージエント＃Ｎ、CPU２５または
ネツトワーク・インターフエイス２８を介して接続され
た他のエージエントによりデータ処理システムの共通の
リソースへのアクセスが行なわれる。
以上のように、本発明の独特なロツク状態という特徴
は、高速で動作しかつバースト形式でデータを伝送する
データ処理デバイスのシステム・パフオーマンスを増大
する。反復性のバースト形式でのデータを伝送するこれ
らエージエントに関し、本発明は、伝送しているエージ
エントが所定のウインドウ期間において次の伝送のアク
セスを要求し続ける限り、データ処理システムにおける
共通のリソースへの排他アクセスを行なう。高速データ
処理デバイスがウインドウ期間において共通リソースへ
のアクセスのリクエストをリアサートしない場合、アー
ビトレイタ２０は所定の階層構造、たとえば早い順に処
理する（first come first serve）方法にしたがつてア
クセスを割当てる。
以上のように、データ処理リソースへのアクセスを割当
てるアービトレイタについて、第１図乃至第５図に関し
て述べてきたが、本発明はこれら実施例に限定されるも
のではなく、様々な他のデータ処理用途においても使用
し得る。
【図面の簡単な説明】
第１図は本発明の一実施例のブロツク図、第２図は本発
明の技術を有するアービトレイタのブロツク図、第３図
は本発明の動作を示した状態マシンの概要図、第４図は
ロツク状態のない場合の様々な信号の状態を表わしたタ
イミング図、第５図は高速データ処理デバイスのシステ
ム性能を増すためロツク状態を使用している本発明のタ
イミング図である。 １０……バス、１６……メモリ、１８……拡張メモリ、
２５……CPU、２８……ネツトワーク・インターフエイ
ス、＃Ａ〜＃Ｎ……デバイス、３６……ANDゲート、４
２……アービトレイタ回路、４８……タイマ。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭56−44921（ＪＰ，Ａ) 特開 昭52−58432（ＪＰ，Ａ) 特開 昭56−166534（ＪＰ，Ａ)

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】アービトレイタに結合されて共通のデータ
    処理リソースをアクセスする、複数のデータ処理デバイ
    スを用いていて、前記アービトレイタにより、所定の階
    層に従って選択的に、複数のデータ処理デバイスの１つ
    に前記共通のデータ処理リソースへのアクセスが与えら
    れるデータ処理システムにおいて、アービトレイタによ
    り前記アクセスを割り当てる方法であって： 前記共通のデータ処理リソースへのアクセスを希望する
    データ処理デバイスから、リクエスト信号を発生して、
    そのリクエスト信号を前記アービトレイタへ送出する過
    程と； 前記アービトレイタにより、所定期間を設定して、その
    所定期間において同じデータ処理デバイスから伝送され
    る複数のリクエスト信号を検出する過程と； 前記アービトレイタにより、前記階層に従って、前記デ
    ータ処理リソースへアクセスできるようデータ処理デバ
    イスを選択的にエネーブルにし、選択されて前記複数の
    リクエスト信号を送出するデータ処理デバイスにより、
    前記所定期間中に前記複数のリクエスト信号が送出され
    る限り、選択された他のデータ処理デバイスによるアク
    セスを阻止する過程とを備え； 複数のリクエスト信号を送出するデータ処理デバイス
    が、その一連のアクセス動作の終了まで、選択された他
    のデータ処理デバイスを排除して前記データ処理リソー
    スへのアクセスを維持できるようにしたことを特徴とす
    る、データ処理リソースへのアクセスを割り当てる方
    法。
  2. 【請求項２】特許請求の範囲第１項記載の方法におい
    て、前記選択されたデータ処理デバイスから前記データ
    処理リソースへのアクセスの終了を表すＤＴＡＣＫ信号
    が、前記アービトレイタにより伝送される過程を含んで
    いることを特徴とする方法。
  3. 【請求項３】特許請求の範囲第２項記載の方法におい
    て、アービトレイタは、リクエスト信号のタイミングに
    関係なく、データ処理デバイスが所定時間Ｔよりも長く
    データ処理リソースへのアクセスを行った場合に、現在
    エネーブルされているデータ処理デバイスへのアクセス
    を終了させることを特徴とする方法。
  4. 【請求項４】特許請求の範囲第２項記載の方法におい
    て、前記検出する過程は、ＤＴＡＣＫ信号の伝送により
    開始されることを特徴とする方法。
  5. 【請求項５】特許請求の範囲第４項記載の方法におい
    て、データ処理デバイスの１つは、複数の付加データ処
    理デバイスが接続されているバスから成り、そのバスが
    単一のデータ処理デバイスとしてアービトレイタにより
    扱われることを特徴とする方法。
  6. 【請求項６】特許請求の範囲第５項記載の方法におい
    て、前記バスは、複数のアドレス・ラインと少なくとも
    １つのストローブ・ラインを含んでいることを特徴とす
    る方法。
  7. 【請求項７】特許請求の範囲第６項記載の方法におい
    て、アービトレイタは、アドレス・ラインに接続された
    アドレス比較器と、このアドレス比較器の出力とストロ
    ーブ・ラインとに接続されたＡＮＤゲートとを有し、こ
    のＡＮＤゲートの出力は、アービトレイタ用のリクエス
    ト信号となることを特徴とする方法。
  8. 【請求項８】データ処理リソースと複数のデータ処理デ
    バイスとに結合され、前記複数のデータ処理デバイスの
    １つを選択的にエネーブルになして、前記データ処理リ
    ソースへのアクセスを割当てるアービトレイタであっ
    て： 前記複数のデータ処理デバイスそれぞれには、前記デー
    タ処理リソースへのアクセスをリクエストするリクエス
    ト信号を発生して前記アービトレイタへ送出するリクエ
    スト手段が含まれており； 前記データ処理リソースへアクセスできるよう前記複数
    のデータ処理デバイスの１つを、所定の階層に従って、
    選択的にエネーブルにするアービトレイション手段と、 所定期間を設定するタイミング手段と、 このタイミング手段に接続され、前記所定期間において
    同じデータ処理リソースから伝送される複数のリクエス
    ト信号を検出する検出手段と、 この検出手段に接続されたロック手段にして、前記所定
    期間中に前記複数のリクエスト信号を送出するデータ処
    理デバイスの前記データ処理リソースへのアクセスを選
    択的に許し、選択されて前記複数のリクエスト信号を送
    出するデータ処理デバイスにより、前記所定期間中に前
    記複数のリクエスト信号が送出される限り、選択された
    他のデータ処理デバイスによるアクセスを阻止する、ロ
    ック手段とを備え； 複数のリクエスト信号を伴うデータ処理デバイスが、そ
    の一連のアクセス動作の終了まで、選択された他のデー
    タ処理デバイスを排除して前記データ処理リソースへの
    アクセスを維持できるようにしたことを特徴とする、ア
    ービトレイタ。
  9. 【請求項９】特許請求の範囲第８項記載のアービトレイ
    タにおいて、前記アービトレイション手段が、前記デー
    タ処理デバイスそれぞれに、エネーブルにされたデータ
    処理デバイスから前記データ処理リソースへのアクセス
    の終了を表すＤＴＡＣＫ信号を伝送することを特徴とす
    る、アービトレイタ。
  10. 【請求項１０】特許請求の範囲第９項記載のアービトレ
    イタにおいて、前記タイミング手段は、前記所定期間の
    測定を前記ＤＴＡＣＫ信号の伝送から開始することを特
    徴とする、アービトレイタ。
  11. 【請求項１１】特許請求の範囲第８項記載のアービトレ
    イタにおいて、前記アービトレイション手段は、リクエ
    スト信号のタイミングに関係なく、データ処理デバイス
    が所定時間Ｔよりも長くデータ処理リソースへのアクセ
    スを行った場合に、現在エネーブルされているデータ処
    理デバイスへのアクセスを終了させることを特徴とす
    る、アービトレイタ。
  12. 【請求項１２】特許請求の範囲第１０項記載のアービト
    レイタにおいて、データ処理デバイスの１つは、複数の
    付加データ処理デバイスが接続されているバスから成
    り、そのバスが単一のデータ処理デバイスとしてアービ
    トレイタにより扱われることを特徴とする、アービトレ
    イタ。
  13. 【請求項１３】特許請求の範囲第１２項記載のアービト
    レイタにおいて、前記バスは、複数のアドレス・ライン
    と少なくとも１つのストローブ・ラインを含んでいるこ
    とを特徴とする、アービトレイタ。
  14. 【請求項１４】特許請求の範囲第１３項記載のアービト
    レイタにおいて、アドレス・ラインに接続されたアドレ
    ス比較器と、このアドレス比較器の出力とストローブ・
    ラインとに接続されたＡＮＤゲートとを有し、このＡＮ
    Ｄゲートの出力は、アービトレイタ用のリクエスト信号
    となることを特徴とする、アービトレイタ。
JP61226373A 1985-10-11 1986-09-26 データ処理リソースへのアクセスを割当てる方法およびそのためのアービトレイタ Expired - Fee Related JPH0664563B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/786,596 US4719569A (en) 1985-10-11 1985-10-11 Arbitrator for allocating access to data processing resources
US786596 1985-10-11

Publications (2)

Publication Number Publication Date
JPS6289159A JPS6289159A (ja) 1987-04-23
JPH0664563B2 true JPH0664563B2 (ja) 1994-08-22

Family

ID=25139046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61226373A Expired - Fee Related JPH0664563B2 (ja) 1985-10-11 1986-09-26 データ処理リソースへのアクセスを割当てる方法およびそのためのアービトレイタ

Country Status (5)

Country Link
US (1) US4719569A (ja)
JP (1) JPH0664563B2 (ja)
FR (1) FR2588679B1 (ja)
GB (1) GB2181577B (ja)
HK (1) HK90690A (ja)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2214334B (en) * 1988-01-05 1992-05-06 Texas Instruments Ltd Integrated circuit
US5202971A (en) * 1987-02-13 1993-04-13 International Business Machines Corporation System for file and record locking between nodes in a distributed data processing environment maintaining one copy of each file lock
JPH01191967A (ja) * 1988-01-27 1989-08-02 Nec Corp データ通信処理方式
IL89355A0 (en) * 1988-02-24 1989-09-10 Ardent Computer Corp Method and apparatus for controlling access to a system bus
CA1321842C (en) * 1988-05-11 1993-08-31 Digital Equipment Corporation Double unequal bus timeout
US5003464A (en) * 1988-05-23 1991-03-26 Bell Communications Research, Inc. Methods and apparatus for efficient resource allocation
US4961140A (en) * 1988-06-29 1990-10-02 International Business Machines Corporation Apparatus and method for extending a parallel synchronous data and message bus
US4987529A (en) * 1988-08-11 1991-01-22 Ast Research, Inc. Shared memory bus system for arbitrating access control among contending memory refresh circuits, peripheral controllers, and bus masters
US4974147A (en) * 1988-12-21 1990-11-27 International Business Machines Corporation Programmable quiesce apparatus for retry, recovery and debug
EP0381655A3 (en) * 1989-01-31 1992-12-02 International Business Machines Corporation Method for synchronizing the dispatching of tasks among multitasking operating systems
US4969120A (en) * 1989-02-13 1990-11-06 International Business Machines Corporation Data processing system for time shared access to a time slotted bus
US5167019A (en) * 1989-06-23 1992-11-24 Digital Equipment Corporation Apparatus and method for interconnecting a plurality of devices to a single node in a node-limited serial data bus computer network
US5163131A (en) * 1989-09-08 1992-11-10 Auspex Systems, Inc. Parallel i/o network file server architecture
EP0490980B1 (en) * 1989-09-08 1999-05-06 Auspex Systems, Inc. Multiple facility operating system architecture
US5168570A (en) * 1989-12-29 1992-12-01 Supercomputer Systems Limited Partnership Method and apparatus for a multiple request toggling priority system
US5197130A (en) * 1989-12-29 1993-03-23 Supercomputer Systems Limited Partnership Cluster architecture for a highly parallel scalar/vector multiprocessor system
US5247671A (en) * 1990-02-14 1993-09-21 International Business Machines Corporation Scalable schedules for serial communications controller in data processing systems
US5669002A (en) * 1990-06-28 1997-09-16 Digital Equipment Corp. Multi-processor resource locking mechanism with a lock register corresponding to each resource stored in common memory
US5493687A (en) 1991-07-08 1996-02-20 Seiko Epson Corporation RISC microprocessor architecture implementing multiple typed register sets
US5539911A (en) * 1991-07-08 1996-07-23 Seiko Epson Corporation High-performance, superscalar-based computer system with out-of-order instruction execution
US5440752A (en) 1991-07-08 1995-08-08 Seiko Epson Corporation Microprocessor architecture with a switch network for data transfer between cache, memory port, and IOU
US5265223A (en) * 1991-08-07 1993-11-23 Hewlett-Packard Company Preservation of priority in computer bus arbitration
US5301282A (en) * 1991-10-15 1994-04-05 International Business Machines Corp. Controlling bus allocation using arbitration hold
US5241632A (en) * 1992-01-30 1993-08-31 Digital Equipment Corporation Programmable priority arbiter
US5548762A (en) * 1992-01-30 1996-08-20 Digital Equipment Corporation Implementation efficient interrupt select mechanism
DE69311330T2 (de) * 1992-03-31 1997-09-25 Seiko Epson Corp., Tokio/Tokyo Befehlsablauffolgeplanung von einem risc-superskalarprozessor
US5265212A (en) * 1992-04-01 1993-11-23 Digital Equipment Corporation Sharing of bus access among multiple state machines with minimal wait time and prioritization of like cycle types
US5768548A (en) * 1992-04-15 1998-06-16 Intel Corporation Bus bridge for responding to received first write command by storing data and for responding to received second write command by transferring the stored data
US5467295A (en) * 1992-04-30 1995-11-14 Intel Corporation Bus arbitration with master unit controlling bus and locking a slave unit that can relinquish bus for other masters while maintaining lock on slave unit
EP0638183B1 (en) 1992-05-01 1997-03-05 Seiko Epson Corporation A system and method for retiring instructions in a superscalar microprocessor
US5339442A (en) * 1992-09-30 1994-08-16 Intel Corporation Improved system of resolving conflicting data processing memory access requests
US5301332A (en) * 1992-12-23 1994-04-05 Ncr Corporation Method and apparatus for a dynamic, timed-loop arbitration
US5506968A (en) * 1992-12-28 1996-04-09 At&T Global Information Solutions Company Terminating access of an agent to a shared resource when a timer, started after a low latency agent requests access, reaches a predetermined value
US5628021A (en) * 1992-12-31 1997-05-06 Seiko Epson Corporation System and method for assigning tags to control instruction processing in a superscalar processor
WO1994016384A1 (en) 1992-12-31 1994-07-21 Seiko Epson Corporation System and method for register renaming
US7174352B2 (en) 1993-06-03 2007-02-06 Network Appliance, Inc. File system image transfer
EP0701716B1 (en) * 1993-06-03 2002-08-14 Network Appliance, Inc. Method and file system for allocating blocks of files to storage space in a RAID disk system
US6138126A (en) * 1995-05-31 2000-10-24 Network Appliance, Inc. Method for allocating files in a file system integrated with a raid disk sub-system
JP3751018B2 (ja) * 1993-06-03 2006-03-01 ネットワーク・アプライアンス・インコーポレイテッド ライトエニウエアファイルシステムレイアウト
US6604118B2 (en) 1998-07-31 2003-08-05 Network Appliance, Inc. File system image transfer
EP0701715A4 (en) * 1993-06-04 1999-11-17 Network Appliance Corp METHOD FOR PROVIDING PARITY IN A RAID SUBSYSTEM USING REMANENT MEMORY
GB9314860D0 (en) * 1993-07-16 1993-09-01 D2B Systems Co Ltd Communication bus system with mitigation of slave station locking problem and master station for use in such communication system
US5651137A (en) * 1995-04-12 1997-07-22 Intel Corporation Scalable cache attributes for an input/output bus
US5754887A (en) * 1995-06-07 1998-05-19 International Business Machines Corporation System for limiting access of plurality of requests to peripheral bus by halting transmission to particular peripheral devices and resuming transmission after second predetermined time period expiration
KR100201325B1 (ko) * 1996-03-30 1999-06-15 유기범 다중 프로세서 시스템에서 시스템 버스의 클럭속도를 향상시키는 방법
US5996037A (en) * 1997-06-03 1999-11-30 Lsi Logic Corporation System and method for arbitrating multi-function access to a system bus
US6516351B2 (en) 1997-12-05 2003-02-04 Network Appliance, Inc. Enforcing uniform file-locking for diverse file-locking protocols
US6105094A (en) * 1998-01-26 2000-08-15 Adaptec, Inc. Method and apparatus for allocating exclusive shared resource requests in a computer system
US6457130B2 (en) 1998-03-03 2002-09-24 Network Appliance, Inc. File access control in a multi-protocol file server
US6317844B1 (en) 1998-03-10 2001-11-13 Network Appliance, Inc. File server storage arrangement
US6119244A (en) 1998-08-25 2000-09-12 Network Appliance, Inc. Coordinating persistent status information with multiple file servers
US6343984B1 (en) 1998-11-30 2002-02-05 Network Appliance, Inc. Laminar flow duct cooling system
US6519666B1 (en) 1999-10-05 2003-02-11 International Business Machines Corporation Arbitration scheme for optimal performance
JP5220974B2 (ja) * 1999-10-14 2013-06-26 ブルアーク ユーケー リミテッド ハードウェア実行又はオペレーティングシステム機能の加速のための装置及び方法
US6487622B1 (en) * 1999-10-28 2002-11-26 Ncr Corporation Quorum arbitrator for a high availability system
DE10116795A1 (de) * 2001-04-04 2002-10-17 Infineon Technologies Ag Bussystem
US7457822B1 (en) * 2002-11-01 2008-11-25 Bluearc Uk Limited Apparatus and method for hardware-based file system
US8041735B1 (en) 2002-11-01 2011-10-18 Bluearc Uk Limited Distributed file system and method
TWI318355B (en) * 2006-04-17 2009-12-11 Realtek Semiconductor Corp System and method for bandwidth sharing in busses
US8799538B2 (en) * 2008-04-17 2014-08-05 2236008 Ontario Inc. System for managing a cost-constrained resource
US20140267599A1 (en) * 2013-03-14 2014-09-18 360Brandvision, Inc. User interaction with a holographic poster via a secondary mobile device
CN112594078B (zh) * 2020-12-07 2022-07-01 重庆潍柴发动机有限公司 一种船用发动机抢占式冗余电控系统及方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS594733B2 (ja) * 1975-11-10 1984-01-31 日本電気株式会社 キヨウツウバスセイギヨカイロ
US4275440A (en) * 1978-10-02 1981-06-23 International Business Machines Corporation I/O Interrupt sequencing for real time and burst mode devices
JPS5932808B2 (ja) * 1979-09-20 1984-08-11 松下電器産業株式会社 バス制御方式
JPS56166534A (en) * 1980-05-27 1981-12-21 Mitsubishi Electric Corp Simultaneous selection preventing circuit
US4453214A (en) * 1981-09-08 1984-06-05 Sperry Corporation Bus arbitrating circuit
US4536839A (en) * 1982-03-30 1985-08-20 Mai Basic Four, Inc. Memory request arbitrator
US4574350A (en) * 1982-05-19 1986-03-04 At&T Bell Laboratories Shared resource locking apparatus
JPS5968069A (ja) * 1982-10-12 1984-04-17 Fujitsu Ltd アクセス優先制御方式

Also Published As

Publication number Publication date
FR2588679A1 (fr) 1987-04-17
HK90690A (en) 1990-11-09
FR2588679B1 (fr) 1992-10-09
GB2181577B (en) 1989-09-13
JPS6289159A (ja) 1987-04-23
US4719569A (en) 1988-01-12
GB8613219D0 (en) 1986-07-02
GB2181577A (en) 1987-04-23

Similar Documents

Publication Publication Date Title
JPH0664563B2 (ja) データ処理リソースへのアクセスを割当てる方法およびそのためのアービトレイタ
US4570220A (en) High speed parallel bus and data transfer method
RU2110838C1 (ru) Устройство для оптимизации организации доступа к общей шине во время передачи данных с прямым доступом к памяти
US5572686A (en) Bus arbitration scheme with priority switching and timer
US5590299A (en) Multiprocessor system bus protocol for optimized accessing of interleaved storage modules
US4807109A (en) High speed synchronous/asynchronous local bus and data transfer method
US6393506B1 (en) Virtual channel bus and system architecture
US5623672A (en) Arrangement and method of arbitration for a resource with shared user request signals and dynamic priority assignment
US4458314A (en) Circuitry for allocating access to a demand shared bus
US5088024A (en) Round-robin protocol method for arbitrating access to a shared bus arbitration providing preference to lower priority units after bus access by a higher priority unit
US5996037A (en) System and method for arbitrating multi-function access to a system bus
KR100267130B1 (ko) Pci 버스 시스템
JP2986176B2 (ja) バス権制御方式およびバスシステム
US5566177A (en) Priority-based arbitrator on a token-based communication medium
US5313591A (en) Computer bus arbitration for N processors requiring only N unidirectional signal leads
JPH04312160A (ja) マルチプロセッサシステムおよびそのメッセージ送受信制御装置
US20030088722A1 (en) System and method for managing priorities in a PCI bus system
US5943483A (en) Method and apparatus for controlling access to a bus in a data processing system
US6697904B1 (en) Preventing starvation of agents on a bus bridge
US5255373A (en) Decreasing average time to access a computer bus by eliminating arbitration delay when the bus is idle
EP1811393A1 (en) Method and system for data transfer
US6532507B1 (en) Digital signal processor and method for prioritized access by multiple core processors to shared device
EP1238342B1 (en) Apparatus for memory resource arbitration based on dedicated time slot allocation
US5708783A (en) Data bus arbiter for pipelined transactions on a split bus
EP0886218B1 (en) Time multiplexed scheme for deadlock resolution in distributed arbitration

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees